阻抗设计指引1.0、目的确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试Coupon设计之准则,确保产品能够满足生产的需要及客户要求。
2.0、范围所有需要阻抗控制产品的设计、制作及审核。
2.1、定义特性阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗……的一个矢量总和。
2.2、特性阻抗的分类：目前我司常见的特性阻抗分为：单端(线)阻抗、差分(动)阻抗、共面阻抗此三种情况。
2.2.1、单端(线)阻抗：英文Single Ended Impedance ,指单根信号线测得的阻抗。
2.2.2、差分(动)阻抗：英文Differential Impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。
2.2.3、共面阻抗：英文Coplanar Impedance ,指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。
3.0、职责3.1、工程部负责本文件的编制及修订。
3.2、MI设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示及阻抗测试Coupon的设计。
MI在生产使用过程中负责解释相关条款内容。
3.3、品保部QAE负责对工程资料的检查及认可。
4.0、内容4.1、阻抗设计流程：测量阻抗是否符合客户要求4.2、阻抗控制需求的决定条件：当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。
PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。
4.3、阻抗匹配的三个要素：4.3.1、输出阻抗(原始主动零件) 特性阻抗(信号线) 输入阻抗(被动零件)（PCB板）阻抗匹配4.3.2、当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相延误等现象，从而导致信号不完整，信号失真。
4.4、阻抗影响因素：4.4.1、Er：介质介电常数，与阻抗值成反比，介电常数按新提供的《板材介电常数表》计算。
4.4.2、H1，H2，H3...线路层与接地层间介质厚度,与阻抗值成正比。
4.4.3、W1:阻抗线线底宽度；W2:阻抗线线面宽度,与阻抗成反比。
A:当内层底铜Hoz时，W1=W2+0.3mil;当内层底铜为1oz时W1=W2+0.5mil；当内层底铜为2oz时，W1=W2+1.2mil 。
B:当外层底铜为Hoz,W1=W2+0.8mil;外层底铜为1oz,W1=W2+1.2mil;当 外层底铜为2oz时,W1=W2+1.6mil。
C:W1为原稿阻抗线宽。
4.4.4、T:铜厚,与阻抗值成反比。
A：內层为基板铜厚,Hoz按15um计算;1oz按30um计算;2oz按65um计算.B:外层为铜箔厚度+镀铜厚度,依据孔铜規格而定,当底铜为Hoz,孔铜(平均20um，最小18um )时,表铜按45um计算；孔铜（平均25um，最小20um）时，表铜按50um计算；孔铜单点最小25um时，表铜按55um计算。
C:当底铜为1oz,孔銅(平均20um，最小18um )时,表铜按55um计算；孔 铜（平均25um，最小20um）时，表铜按60um计算；孔铜单点最小25um时，表铜按65um计算。
4.4.5、S:相邻线路与线路之间的间距,与阻抗值成正比（差动阻抗）。
4.4.6、C1:基材阻焊厚度,与阻抗值成反比；C2:线面阻焊厚度,与阻抗值成反比；C3:线间阻焊厚度,与阻抗值成反比；CEr:阻焊介电常数，与阻抗值成反比。
A:印一次阻焊油墨，C1值为30um ，C2值为12um ，C3值为30um。
B:印两次阻焊油墨，C1值为60um ，C2值为25um ，C3值为60um。
C:Cer(阻焊介电常数):按3.4计算。
4.5、阻抗的计算:(POLAR SI8000计算模式) 4.5.1、常见的单端(线)阻抗计算模式：4.5.1.1、Surface Microstrip4.5.1.2、Coated Microstrip 4.5.1.3、Embedded Microstrip Surface Microstrip 1B适用范围：外层阻焊前阻抗计算： 参数说明：H1：外层到VCC/GND间的介质厚度 W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1:介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚。
Coated Micrstrip适用范围：外层阻焊后阻抗计算：参数说明：H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1:介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚。
CEr：阻焊介电常数C1: 基材阻焊厚度 C2:线面阻焊厚度Embedded Microstrip 1B1A适用范围:与外层相邻的第二个线路层阻抗计算，例如一个6层板,L1、L2均为线路层,L3 为GND或VCC层,则L2层的阻抗用此方式计算.参数说明:H1:线路层到相邻VCC/GND间介质厚度H2:外层到第二个线路层间的介质厚度+第二 个线路层铜厚W2:阻抗线线面宽度W1:阻抗线线底宽度T1:阻抗线铜厚=基板铜厚Er1:介质层介电常数（线路层到相邻VCC/GND间介质）Er2:介质层介电常数(外层到第二个线路层间介质）4.5.1.4、Offset stripline4.5.1.5、Offset stripline4.5.1.6、Coated microstrip2B&Offset Stripline2B2A阻抗计算模式同4.5.1.2，仅多一介质层 阻抗计算模式同4.5.1.4，仅多两个介质层 （比如一个4层板,L1层需做阻抗控制,L2层 (比如一个8层板，L4层需做阻抗控制,L2,L6 为线路层，L3层为GND/VCC 参考层）。
层为GND/VCC 参考层，L2,L5为线路层）。
Offset Stripline 1B1A适用范围:两个VCC/GND 夹一个线路层之阻抗计算 参数说明：H1:线路层到较近之VCC/GND 间距离H2:线路层到较远之VCC/GND 间距离+线路层铜厚 Er1:介质层介电常数(线路层到相邻VCC/GND 间质) Er2:介质层介电常数(线路层到较远VCC/GND 间质) W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚Offset Stripline 1B2A适用范围：两个VCC/GND 夹两个线路层之阻抗 计算;例如一个6层板，L2,L5层为GND/VCC，L3, L4层为线路层需控制阻抗. 参数说明：H1:线路层1到较近之VCC/GND 间距离 H2:线路层1到线路层2间距离+线路层1 和线路层2铜厚。
H3:线路层2到较远之VCC/GND 间距离 Er1:介质层介电常数(线路层1到相邻VCC/GND 间介质)Er2:介质层介电常数(线路层1到线路层2间介质)Er3:介质层介电常数(线路层2到较远VCC/GND 间介质)T1: 阻抗线铜厚=基板铜厚W2：阻抗线线面宽度 ; W1: 阻抗线线底宽度4.5.2、常见的差分(动)阻抗计算模式：4.5.2.1、Edge-coupled Surface Microstrip4.5.2.2、Edge-coupled Coated Microstrip4.5.2.3、Edge-coupled Embedded MicrostripEdge-Coupled Surface Microstrip 1B 适用范围：外层阻焊前差动阻抗计算 参数说明:H1：外层到VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1: 阻抗线线底宽度 S1：差动阻抗线间隙 Er1：介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚Edge-Coupled Coated Microstrip 1B 适用范围：外层阻焊后差动阻抗计算 参数说明:H1：外层到VCC/GND 间的介质厚度 W2：阻抗线线面宽度 W1：阻抗线线底宽度 S1：差动阻抗线间隙 Er1：介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚 CEr：阻焊介电常数 C1：基材阻焊厚度 C2：线面阻焊厚度C3：差动阻抗线间阻焊厚度Edge-Coupled Embedded Microstrip 1B1A适用范围：与外层相邻的第二个线路层差动阻抗计算 参数说明:H1：线路层到相邻VCC/GND 间介质厚度H2：外层到第二个线路层间的介质厚度+第二个线路层铜厚W2：阻抗线线面宽度 W1：阻抗线线底宽度T1：阻抗线铜厚=基板铜厚 Er1:介质层介电常数（线路层到相邻VCC/GND 间介质）Er2:介质层介电常数（外层到第二个线路层间介质） S1：差动阻抗线间隙4.5.2.4、Edge-coupled Offset stripline4.5.2.5、Edge-coupled Offset stripline4.5.2.6、Edge-coupled Offset striplineEdgd-Coupled Offset Stripline 1B1A适用范围：两个VCC/GND 夹一个线路层之阻抗计算; 参数说明：H1:线路层到较近之VCC/GND 间距离H2:线路层到较远之VCC/GND 间距离+阻抗线路层铜厚 Er1:介质层介电常数（线路层到相邻VCC/GND 间介质）Er2:介质层介电常数（线路层到较远VCC/GND 间介质）W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙Edge-Coupled Offset Stripline 1B2A适用范围：两个VCC/GND 夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗 参数说明：H1:线路层1到较近之VCC/GND 间距离H2:线路层1到线路层2间距离+线路层1,线路层2铜厚H3:线路层2到较远之VCC/GND 间距离Er1:介质层介电常数(线路层1到相邻VCC/GND 间介质) Er2:介质层介电常数（线路层1到线路层2间介质） Er3: 介质层介电常数（线路层2到较远VCC/GND 间介质）W2：阻抗线线面宽度 W1: 阻抗线线底宽度 T1: 阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙Edge-Coupled Offset Stripline 1B2A1R适用范围：两个VCC/GND 夹两个线路层之阻抗计算: 例如一个6层板,L2、L5层为GND/VCC,L3、L4层为 线路层需控制阻抗 参数说明：H1:线路层1到较近之VCC/GND 间距离H2:线路层1到线路层2间距离+线路层1、线路层2铜厚H3:线路层2到较远之VCC/GND 间距离Er1:介质层介电常数(线路层1到相邻VCC/GND 间介质) Er2:介质层介电常数（线路层1到线路层2间介质） Er3:介质层介电常数（线路层2到较远VCC/GND 间介质）W2:阻抗线线面宽度 W1: 阻抗线线底宽度备注：当REr=Er2时，4.5.2.5计算的阻抗值则会等于4.5.2.6计算的阻抗值，因此一般情况下不用类似于4.5.2.6模式（含线间填充树脂）计算阻抗值。