请回答以下问题：题目：（1）请回答以下几个概念：【20分】（1）场区、（2）有源区、（3）键合、（4）负载效应、（5）钝化。

题目：（2）集成电路工艺主要分为哪几大部分，每一部分中包括哪些主要工艺、并简述各工艺的主要作用。

【20分】 题目：（3）在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理!【15分】题目：（4）在电极形成或布线工艺中,用到金属Ti,请详尽说明金属Ti的特性、金属Ti 的相关工艺、以及金属Ti在电路中的作用!【15分】题目：（5）在光刻胶工艺中要进行，软烘，曝光后烘焙和坚膜烘焙，请详细说明这三步工艺的目的和条件。

【15分】题目：（6）请对Si（以一种含有Cl元素的刻蚀气体为例）和SiO2（以一种含有F元素的刻蚀气体为例）刻蚀工艺进行描述，并给出主要的化学反应方程式。

【15分】参考答案：题目一答案:(1) 场区是指一种很厚的氧化层,位于芯片上不做晶体管、电极接触的区域,可以起到隔离晶体管的作用(2) 有源区是指硅片上做有源器件的区域,有源区主要针对MOS而言,只要源极,漏极以及导电沟道所覆盖的区域称为有源区.(3) 键合是指将芯片表面的铝压点和引线框架上或基座上的电极内端(有时称为柱)进行电连接最常用的方法,常用的键合方法有热压键合、超声键合、热超声键合. (4) 刻蚀过程中去除硅片表面材料的速度称为刻蚀速率,它通常正比于刻蚀剂的浓度,要刻蚀硅片表面的大面积区域,则会耗尽刻蚀剂浓度使刻蚀速率慢下来;如果刻蚀的面积比较小,则刻蚀就会快些.这称为负载效应.(5) 钝化是使金属表面转化为不易被氧化的状态，而延缓金属的腐蚀速度的方法.热生长SiO2的一个主要优点是可以通过束缚硅的悬挂键,从而降低它的表面态密度,这种效果称为表面钝化,它能防止电性能的退化并减少由潮湿、离子或其它外部沾污物引起的漏电流通路.题目二答案:答:集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可分为六大基本类：晶片制造、薄膜制作、刻印、刻蚀、掺杂、封装。

1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 )晶体生长晶体生长需要高精度的自动化拉晶系统。

将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅。

采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。

多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。

然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。

此过程称为“长晶”。

硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。

硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。

切片/边缘研磨/抛光切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。

然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。

包裹/运输晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。

晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。

2.氧化淀积外延淀积在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。

现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。

外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。

过去一般是双极工艺需要使用外延层，CMOS技术不使用。

由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多采用。

化学气相淀积化学气相沉积 (CVD) 是在晶圆表面通过分解气体分子沉积混合物的技术。

CVD会产生很多非等离子热中间物，一个共性的方面是这些中间物或先驱物都是气体。

有很多种CVD技术，如热CVD、等离子CVD、非等离子CVD、大气CVD、LPCVD、HDPCVD、LDPCVD、PECVD等，应用于半导体制造的不同方面。

3.光刻光刻是在晶圆上印制芯片电路图形的工艺，是集成电路制造的最关键步骤，在整个芯片的制造过程中约占据了整体制造成本的35%。

光刻也是决定了集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的进步，集成电路就不可能从微米进入深亚微米再进入纳米时代。

光刻工艺将掩膜图形转移到晶片表面的光刻胶上，首先光刻胶处理设备把光刻胶旋涂到晶圆表面，再经过分步重复曝光和显影处理之后，在晶圆上形成需要的图形。

通常以一个制程所需要经过掩膜数量来表示这个制程的难易。

根据曝光方式不同，光刻可分为接触式、接近式和投影式；根据光刻面数的不同，有单面对准光刻和双面对准光刻；根据光刻胶类型不同，有薄胶光刻和厚胶光刻。

一般的光刻流程包括前处理、匀胶、前烘、对准曝光、显影、后烘。

4.刻蚀经过掩模套准、曝光和显影，在抗蚀剂膜上复印出所需的图形，或者用电子束直接描绘在抗蚀剂膜上产生图形，然后把此图形精确地转移到抗蚀剂下面的介质薄膜（如氧化硅、氮化硅、多晶硅）或金属薄膜上去，制造出所需的薄层图案。

刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。

等离子刻蚀是在特定的条件下将反应气体电离形成等离子体，等离子体选择性地从晶圆上除去物质，剩下的物质在晶圆上形成芯片图形。

5.离子注入晶圆衬底是纯硅材料，不导电或导电性极弱。

为了在芯片内具有导电性，必须在晶圆里掺入微量的不纯物质，通常是砷、硼、磷。

掺杂可以在扩散炉中进行，也可以采用离子注入实现。

一些先进的应用都是采用离子注入掺杂的。

离子注入有中电流离子注入、大电流/低能量离子注入、高能量离子注入三种，适于不同的应用需求。

6.热处理利用热能将物体内产生内应力的一些缺陷加以消除。

所施加的能量将增加晶格原子及缺陷在物体内的振动及扩散，使得原子的排列得以重整。

热处理是沉积制造工序后的一个工序，用来改变沉积薄膜的机械性能。

目前，热处理技术主要有两项应用：一个使用超低k绝缘体来提升多孔薄膜的硬度，另一个使用高强度氮化物来增加沉积薄膜的韧性抗张力，以提升器件性能。

在紫外热处理反应器里，等离子增强化学气相沉积薄膜经过光和热的联合作用改变了膜的性能。

高强度氮化薄膜中紫外热处理工艺使连接重排，空间接触更好，产生出了提高器件性能所需的高强度水平。

7.化学机械研磨 CMP推动芯片技术向前发展的关键之一是每个芯片的层数在增加，一个芯片上堆叠的层数越来越多，而各层的平坦不均会增加光刻精细电路图像的困难。

CMP 系统是使用抛光垫和化学研磨剂选择性抛光沉积层使其平坦化。

CMP包括多晶硅金属介质(PMD) 平坦化、层间绝缘膜(ILD) 平坦化和钨平坦化。

CMP是铜镶嵌互连工艺中的关键技术。

8.晶圆检测 Wafer Metrology在芯片制造过程中，为了保证晶圆按照预定的设计要求被加工必须进行大量的检测和量测，包括芯片上线宽度的测量、各层厚度的测量、各层表面形貌测量，以及各个层的一些电子性能的测量。

随着半导体工艺和制造技术的不断发展，这些检测已经成为提高量产和良率的不可缺少的部分。

在铜互连工艺中，由于采用更精细的线宽技术和低k介电材料，需要开发更精密的测试设备和新的测试方法。

检测主要包括三类：光学检测、薄膜检测、关键尺寸扫描电子检测(CD-SEM)。

晶圆检测的一个重要发展趋势是将多种测量方法融合于一个工艺设备中。

9.晶圆检查Wafer Inspection (Particles)在晶圆制造过程中很多步骤需要进行晶圆的污染微粒检查。

如裸晶圆检查、设备监控（利用工艺设备控制沉积到晶圆上的微粒尺寸），以及在CMP、CVD及离子注入之后的检查，通常这样的检查是在晶圆应用之前，或在一个涂光刻胶的层曝光之前，称之为无图形检查。

10.晶圆探针测试（Wafer Probe Test）晶圆探针测试是对制造完成的晶圆上的每个芯片（Die）进行针测，测试时，晶圆被固定在真空吸力的卡盘上，并与很薄的探针电测器对准，细如毛发的探针与芯片的每一个焊接点相接触。

在测试过程中，每一个芯片的电性能和电路机能都被检测到，不合格的晶粒会被标上记号，而后当芯片切割成独立的芯片颗粒时，标有记号的不合格芯片颗粒会被淘汰。

探针检测的相关数据，现在已经可以用来对晶圆制造中的良率提升提供帮助。

14.封装晶圆上的芯片在这里被切割成单个芯片，然后进行封装，这样才能使芯片最终安放在PCB 板上。

这里需要用的设备包括晶圆切割机，粘片机（将芯片封装到引线框架中）、线焊机（负责将芯片和引线框架的连接，如金丝焊和铜丝焊）等。

在引线键合工艺中使用不同类型的引线：金(Au)、铝(Al)、铜(Cu)，每一种材料都有其优点和缺点，通过不同的方法来键合。

随着多层封装乃至3D封装的应用的出现，超薄晶圆的需求也在不断增强。

15.成品检测因为最终的芯片良率不可能达到100%，芯片的检测就变得尤为重要。

如何检测出性能高的芯片，如何快速进行检测，考虑到每片芯片都要进行检测，晶圆厂就必须全盘平衡成本，这催生了检测功能更为强大、成本更为低廉、检测速度更快的新一代检测设备。

题目三答案：答：轻掺杂漏区（LDD）注入用于定义MOS晶体管的源漏区。

这种区域通常被称为源漏扩展区。

注入使LDD杂质位于栅下紧贴沟道区边缘，为源漏区提供杂质浓度梯度。

LDD 在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

nMOS和pMOS的LDD注入需用两次不同的光刻和注入。

在源漏区浅结形成的同时MOSFET的栅也被注入。

LDD结构用栅作为掩膜中低剂量注入形成（n-或p-注入），随后是大剂量的源漏注入（n+或p+注入）。

源漏注入用栅氧化物侧墙作为掩膜。

如果没有形成LDD，在正常的晶体管工作时会在结和沟道区之间形成高电场。

电子在从源区向漏区移动的过程中（对n沟道器件）将受此高电场加速成为高能电子，它碰撞产生电子—空穴对。

热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱捕获，影响器件的阀值电压控制。

随着栅氧厚度、结深、沟道长度的减小,漏端最大电场强度增大,热载流子效应的影响变大,它对器件的寿命、可靠性等有很大影响。

通过分析我们可以看到：LDD结构通过两条途径来抑制热载流子效应：弱化漏端电场和使得漏端最大电场离开栅极。

增大注入剂量对于提高电流驱动能力有好处,但在剂量达到约 以后,驱动电流的增加就显得困难。

最后我们得出n-区掺杂浓度 附近,注入能量定为30keV时器件性能最佳。

LDD在高浓度源漏区和低浓度沟道区间形成渐变的横向浓度梯度。

LDD降低的杂质浓度减小了结和沟道区间的电场。