数字电子技术基础试卷(本科)及参考答案试卷一及其参考答案试卷一一、(20分)选择填空。
从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。
1.十进制数3.625的二进制数和8421BCD码分别为()A.11.11 和11.001 B.11.101 和0011.011000100101C.11.01 和11.011000100101 D.11.101 和11.1012.下列几种说法中错误的是()A.任何逻辑函数都可以用卡诺图表示。
B.逻辑函数的卡诺图是唯一的。
C.同一个卡诺图化简结果可能不是唯一的。
D.卡诺图中1的个数和0的个数相同。
3.和TTL电路相比,CMOS电路最突出的优点在于()A.可靠性高B.抗干扰能力强C.速度快D.功耗低4.为了把串行输入的数据转换为并行输出的数据,可以使用()A.寄存器B.移位寄存器C.计数器D.存储器5.单稳态触发器的输出脉冲的宽度取决于()A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电容、电阻的参数D.电源电压的数值6.为了提高多谐振荡器频率的稳定性,最有效的方法是()A.提高电容、电阻的精度B.提高电源的稳定度C.采用石英晶体振荡器C.保持环境温度不变7.已知时钟脉冲频率为f cp,欲得到频率为0.2f cp的矩形波应采用()A.五进制计数器B.五位二进制计数器C.单稳态触发器C.多谐振荡器8.在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于()A.5V B.2VC.4V D.3V图1-8二、(12分)已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)ABC1图2三、(10分)如图3所示,为检测水箱的液位,在A、B、C、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。
试用与非门设计一个水位状态显示电路,要求:当水面在A、B之间的正常状态时,仅绿灯G亮;水面在B、C 间或A以上的异常状态时,仅黄Y灯亮;水面在C以下的危险状态时,仅红灯R亮。
ABC图3四、(120。
CP图4五、(12分)已知某同步时序逻辑电路的时序图如图5所示。
1.列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程2.试用DQ Q Q六、(12分)用移位寄存器74194和逻辑门组成的电路如图6所示。
设74194的初始状态Q 3Q 2Q 1Q 0=0001、Q 、Q 、Q 和L 的波形。
LCP123 4 567 8图6七、(10分)电路如图7所示,图中74HC153为4选1数据选择器。
试问当MN 为各种图7八、(12分) 由555定时器组成的脉冲电路及参数如图8 a 所示。
已知v I 的电压波形如图b 所示。
试对应v I 画出图中v O1、v O2的波形;v Iv O2υ4V(b)图8试卷一参考答案一、选择填空1.B ; 2.D ; 3.D ; 4.B ; 5.C ; 6.C ; 7.A ; 8.B二、1L 、2L 和3L 的波形如图A2所示。
图A2三、真值表如表A3所示,各逻辑函数的与非-与非表达式分别为R CY A BC A BC ==+=⋅G AB =逻辑图略。
表A3四、驱动方程:J 0=Q 2 K 0=1, J 1=1 K 1= Q 2⊙Q 0, J 2=1 K 2=1Q + Q 0 波形图如图A4。
图A4五、1.状态转换真值表如表A5所示。
表A5激励方程:D 2=Q 1,D 1=Q 0,120Q Q D = 状态方程:nn Q Q 112=+,n n Q Q 011=+,nn n Q Q Q 1210=+状态图如图A5所示。
图A5电路具自启动能力 2.电路图略。
六、各输出端Q 3、Q 2、Q 1、Q和L 的波形如图A6所示。
LQ 0 Q 1 Q 2 Q 3 CP 图A6七、MN =00 8进制计数器,MN =01 9进制计数器, MN =10 14进制计数器,MN =11 15进制计数器。
八、对应v I 画出图中v O1、v O2的波形如图A8所示。
υI4V υυ图A8数字电子技术基础试卷(本科)及参考答案试卷二及其参考答案试卷二一、(18分)选择填空题1. 用卡诺图法化简函数F (ABCD )=∑m (0,2,3,4,6,11,12)+∑d (8,9,10,13,14,15)得最简与-或式____c____。
A. BC B F +=B.C BD A F ++=C. C B D F +=D.A B CD F ++=2. 逻辑函数F 1、F 2、F 3的卡诺图如图1-2所示,他们之间的逻辑关系是 b, cccc 。
A .F 3=F 1•F 2B .F 3=F 1+F 2C .F 2=F 1•F 3D .F 2=F 1+F 3图1-23. 八选一数据选择器74151组成的电路如图1-3所示,则输出函数为( c )。
A .BC CA BA L ++= B .B C A C A B L++= C.B C CA A B L ++= D.CBCA A B L ++=CBA图1-34. 图1-4所示电路中,能完成Q n +1=nQ 逻辑功能的电路是(b )图1-45. D/A 转换电路如图1-5所示。
电路的输出电压υ0等于( b )A. 4.5VB. -4.5VC. 4.25VD. -8.25VO0 0 0 0 0 0 1 0 0 1图1-56.用1K×4位的DRAM 设计4K×8位的存储器的系统需要的芯片数和地址线的根数是( c )A. 16片,10根B. 8片,10根C. 8片,12根D. 16片,12根7.某逻辑门的输入端A 、B 和输出端F 的波形图1-7所示,F 与A 、B 的逻辑关系是:bA. 与非;B. 同或;C.异或;D. 或。
A BF图1-7二、(12分)逻辑电路如图2 a 、b 、c 所示。
试对应图d 所示输入波形,分别画出输出端L 1、、L 2 和L 3的波形。
(设触发器的初态为0)1CAB 2(a ) (b)3A B C(c ) (d)图2三、(12分)发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。
试在图b中填写输出逻辑函数L的卡诺图(不用化简)。
b(a) (b)图3四、(12分)用最少的与非门设计一个组合逻辑电路,实现以下逻辑功能:001=XX时ABY=,011=XX时BAY+=;101=XX时BAY⊕=;111=XX时,输出为任意态。
1.在图4中填写逻辑函数Y的卡诺图2.写出逻辑表达式3.画出逻辑电路五、(15分)分析如图5所示时序逻辑电路。
(设触发器的初态均为0)1.写出各触发器的时钟方程、驱动方程、状态方程;2.画出完整的状态图,判断电路是否具能自启动;3.画出在CP作用下的Q0、Q1及Q3的波形。
CP图5六、(15分)试用正边沿D 触发器设计一个同步时序电路,其状态转换图如图6所示。
1.列出状态表;2.写出各触发器的激励方程和输出方程; 3.说明电路功能。
图6七、(16分)由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。
1. 试问555定时器组成的是什么功能电路?计算v o1输出信号的周期;2. 试问74LVC161组成什么功能电路?列出其状态表;3. 画出图中v o1、Q 3、Q 2、Q 1、Q 0 及L 的波形。
1k 1k Ω0.1μR R试卷二参考答案一、选择填空1.C 2.B 3.C 4.B 5.B 6.C 7.B二、输出端L 1、L 2和L 3的波形如图A 2所示。
图A 2三、输出逻辑函数L 的卡诺图如图A3所示。
b四、1.逻辑函数Y 的卡诺图如图A4所示。
2.101000Y X X A AB AX AB X X A AB AX AB =+++=⋅⋅⋅,3.电路图略五、1.时钟方程:CP CP CP ==2001Q CP =激励方程:1 020==K Q J ,; 1 111==K J ,; 1 2012==K Q Q J ,状态方程:0000210cp Q cp Q Q Q n nnn +=+,111111cp Q cp Q Q n nn +=+,22221012cp Q cp Q Q Q Q n nn n n +=+2.电路的状态图如图A5-2所示。
电路具有自启动功能。
图A5-23.波形图如图A5-3所示。
Q Q 1Q 图A5-3六、1.电路状态表如表A6所示。
2.激励方程: X Q Q X Q D n nn 0111+=, nnnnn Q Q X Q Q X Q D 010100++=输出方程: X Q Z n1=3.电路为可控三进制计数器 七、1.555定时器组成多谐振荡器。
μs2107.0)(7.0221pL pH =++=+=C R C R R t t T2.74LVC161组成五进制计数器,电路状态表如表A7所示 3.v o1、Q 3、Q 2、Q 1、Q 0 及L 的波形如图A7组成。
Lυo1Q 3 Q 2 Q 1 Q 0图A7数字电子技术基础试卷(本科)及参考答案试卷三及其参考答案试卷三一、(16分)1.(12分)逻辑电路如图1-1 a、b、c、d所示。
试对应图e所示输入波形,分别画出输出端L1、ABCL2 CBAL3(e)C(c)C(b)C1ΩAB4(d)图1-12.(4分)用代数法化简:CBACBACBAF++++=1)DCADC(ABC)(AF+⊕=2二、(10分)已知逻辑函数:1221FFFBCDCBCDADCBA(A,B,C,D)FDCBADBACAAB(A,B,C,D)F⋅=+++=+++=画出逻辑函数F1、F2和F的卡诺图;用最少的与非门实现逻辑函数F,画出逻辑图。
三、(8分)分析图3所示逻辑电路,写出输出端的逻辑函数表达式,列出真值表,说1四、(12分)用数据选择器组成的多功能组合逻辑电路如图4所示。
图中G1、G0为功能选择输入信号,X、Z为输入逻辑变量,F为输出逻辑函数。
分析该电路在不同的选择信号时,可获得哪几种逻辑功能,请将结果填入表4中。
图4五、(12分)设计一个组合逻辑电路。
电路输入DCBA为8421BCD码,当输入代码所对应的十进制数能被4整除时,输出L为1,其他情况为0。
1.用或非门实现。
2.用3线-8线译码器74HC138和逻辑门实现。
(0可被任何数整除,要求有设计过程,最后画出电路图)六、(14分)分析如图6所示时序逻辑电路1.写出各触发器的激励方程、输出方程2.写出各触发器的状态方程3.列出电路的状态表并画出状态图4.说明电路的逻辑功能。
图6七、(16分)用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。