4组合逻辑电路
2n 个信号的电路。 用n位二进制代码的组合表示
2008-10-20 27
举例:设计一个对8个输入信号编码的电路(8线-3线 编码器)。要求用与非门实现。P83 (1)列编码真值表
2008-10-20
28
(2)写表达式
A = Y4 + Y5 + Y6 + Y7 B = Y2 + Y3 + Y6 + Y7 C = Y1 + Y3 + Y5 + Y7
2008-10-20
C = AB
11
(3)画出逻辑电路图
逻辑符号
2008-10-20
12
2)全加器 不仅考虑本位加数、被加数的相加而且还考 虑相邻低位的进位信号的加法运算。
(1)列出全加器的真值表 P75表4-6
2008-10-20
13
(2)由真值表求表达式:
①用卡诺图求出反函数的最简与或表达式
给定:逻辑电路图; 求出:电路的逻辑功能。 分析的主要步骤如下(SSI):P69-70 (1)由逻辑图写表达式; (2)化简表达式; (3)列真值表; (4)评述逻辑功能。
2008-10-20
组合逻辑电路的分析举例 [例4-1] P70
4
4.2.2 中规模集成(MSI)组合逻辑电路的分析方法 一般采用功能表分析法 [例4.2] P71
37
(5)二-十进制编码器优先编码器 8421BCD码(10线-4线)优先编码器74LS147 逻辑符号 P86图4.27
数字电子技术
4 组合逻辑电路
2008-10-20
1
4 组合逻辑电路
4.1 组合逻辑电路特点及逻辑功能表示方法 4. 2 组合逻辑电路的分析 4. 3 组合逻辑电路的设计 4. 4 常用组合逻辑电路 4. 5 组合逻辑电路综合应用实例 4. 6 组合逻辑电路中的竞争冒险
2008-10-20 2
4.1 组合逻辑电路特点及逻辑功能表示方法
2008-10-20 7
(3)用存储器和可编成逻辑器件实现,在8节章 中介绍。 4.3.2 组合逻辑电路设计的一般步骤(SSI)。(p72) (1)根据设计求列出真值表 (2)写出逻辑表达式 (3)逻辑化简和变换 (4)画出逻辑图 组合逻辑电路设计举例 [例4-3] P72
2008-10-20 8
ST EN A0 A1 A2 D0 D1 D2 D3 151 D4 D5 D6 D7 MUX
选择 输入端
Y
互补输出端
数据 输入端
Y
2008-10-20
23
74LS151的功能表 禁止 状态 工作 状态
ST
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
MUX
Y
151
Y
2008-10-20
2 ≥M
n
2008-10-20 26
目前经常使用的编码器有普通编码器和优先编码 器两种。普通编码器任何时刻只允许输入一个请求 编码信号,否则输出将发生混乱。优先编码器则允 许两个以上的信号同时请求编码。 按照被编码的信号个数又可分为: (1)二进制编码器: = 2n M (2)二-十进制编码器:M = 10 (3)N进制编码器:M = N 1)二进制编码器
4.4 常用组合逻辑电路
常用组合逻辑电路模块:加法器、数据选择器、 数值比较器、编码器、译码器等,它们均属MSI。 4.4.1 数值比较器 功能:用于比较两个二进制数值(大小或相等) 的电路。 一位数值比较器的设计 [例4-3] P72 四位数值比较器的应用P73-74 (1)组成4位并行比较器 (2)组成5位并行比较器 (3)组成多位并行比较器
允许编 码,但无 有效编码 请求。
(1)选通输入端:只有在 S T =0时,编码器才执行编码任 务;而在 S T =1时,编码器处于禁止状态,所有输出端均被封 锁为高电平。 2008-10-20
33
(2) 编码输入端:I0~I7 上面均有“—”号,这表示编码输入 低电平有效。编码输出端:Y 、Y 、Y ,上面均有“—”号,表示 2 1 0 编码输出是反码。
2)集成数据选择器的产品简介 3)集成数据选择器的典型应用p81-82 (1)构成“可编成逻辑信号发生器 (2)实现逻辑函数 [例4.4]
2008-10-20
[例4.5]
25
4.4.4 编码器
编码 : 用二进制代码表示文字、符号、数码等特 定信息的过程,称为编码。 编码器:实现编码的逻辑电路,称为编码器。 被编码的信号个数 M 与二进制代码的位 数n之间应满足下列关系
2008-10-20 9
4.4.2 加法器
加法器:实现两个二进制数的加法运算的电路。 分类:半加器、全加器 分类:
1)半加器:只能进行本位加数、被加数的加法 运算而不考虑低位进位。 设计一个半加器。P74-75
2008-10-20 10
(1)列出半加器的真值表:
(2)由真值表写出表达式:
S = AB + A B = A ⊕ B
Ci = Ai Bi + Bi Ci −1 + Ai Ci −1
14
②由真值表直接写出逻辑表达式,再经代数法 化简和转换得:
Si = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1
= ( Ai ⊕ Bi )Ci−1 + ( Ai ⊕ Bi )Ci−1 = Ai ⊕ Bi ⊕ Ci−1
A = Y4 + Y5 + Y6 + Y7 = Y4Y5Y6Y7
B = Y2 + Y3 + Y6 + Y7 = Y2Y3Y6Y7
C = Y1 + Y3 + Y5 + Y7 = YY3Y5Y7 1
2008-10-20 29
A = Y4 + Y5 + Y6 + Y7 = Y4Y5Y6Y7
B = Y2 + Y3 + Y6 + Y7 = Y2Y3Y6Y7
C i = Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1 + Ai Bi C i −1
= Ai Bi + ( Ai ⊕ Bi )C i- − 1
C i = Ai Bi + ( Ai ⊕ Bi )Ci-1
2008-10-20 15
S i = Ai ⊕ Bi ⊕ C i −1
2008-10-20 18
例:将8421BCD码转换成余3码。 余3码=8421BD码+3(即0011) 余3码
2008-10-20 8421BCD码
0011
19
4.4.3 数据选择器
功能:实现从多个数据输入信号中任意选择一 个作为输出的电路,叫做数据选择器,也称为多路 选择器或多路开关。用它还可以实现各种逻辑函数。 常见的数据选择器有四选一、八选一、十六选 一电路。
正在优先编 码
例如:用两片74LS148优先编码器的YS和YEX扩展端实现 16线—4线优先编码器。P86图4.26 2008-10-20
36
编码输出的最高位码输出为原码 编
(2)片无有效 编码请求时才 允许(1)片编码
优先权 最高 两片74LS148组成16线—4线优先编码器 2008-10-20
选通 输入端 数据 输入端
2008-10-20
153输出端逻辑表达式:
Y = ST[( A1 A0 )D0 + ( A1 A0 )D1 + ( A1 A0 )D2 + ( A1 A0 )D3 ]
八选一数据选择器74LS151逻辑符号、功能表如下p81 74LS151
2008-10-20
22
选通 输入端
Si = Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1
Ci = Ai Bi + Bi Ci −1 + Ai Ci −1
Si = Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1 + Ai Bi Ci −1
2008-10-20
(3)根据逻辑表达式画出全加器的逻辑电路图
由与或非式可画出全加器的逻辑电路图,如图4.10 (a)p76 由与异或式可画出全加器的逻辑电路图如下:
≥1 Ai Bi Ci-1 =1 Ci
=1
Si
全加器符号:
2008-10-20
Ai Bi Ci-1 CI
∑ CO
Si Ci
16
3)集成加法器简介及其应用 (1)组成多位二进制加法器
数码输入 电源 级联输入 数码输入
输出 地
2008-10-20
5
表4-10 四位数值比较器74LS85的功能表
输 A3,B3 1 0 1 0 A2,B2 × × 0 1 1 0 入 A1,B1 × × × × 0 1 1 0 A0,B0 × × × × × × 0 1 级联输入 IA>BIA<B IA = B × × × × × × × × × × × × × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 输 出
(2)组成二进制减法器 (3)组成二进制加/减法器 (4)实现数码之间的转换 2008-10-20
P77-78
17
二进制并行加法/减法器
S3 C3 A3 A2 A1 A0 B3 =1 B2 =1 B1 =1 S2 S1 S0 C0-1 B0ቤተ መጻሕፍቲ ባይዱ=1
被加数/被减数
加数/减数
加减控制
C0-1=0时,B⊕0=B,电路执行A+B运算; 当C0-1=1时,B⊕1=B,电路执行A-B=A+B运算。