数字逻辑电路实验指导书师大学计算机系2017．10数字逻辑电路实验Digital Logic Circuits Experiments一、实验目的要求：数字逻辑电路实验是计算机科学与技术专业的基础实验，与数字逻辑电路理论课程同步开设（不单独设课），是理论教学的深化和补充，同时又具有较强的实践性，其目的是通过若干实验项目的学习，使学生掌握数字电子技术实验的基本方法和实验技能，培养独立分析问题和解决问题的能力。

二、实验主要容：教学容分为基础型、综合型，设计型和研究型，教学计划分为多个层次，学生根据其专业特点和自己的能力选择实验，1～2人一组。

但每个学生必须选做基础型实验，综合型实验，基础型实验的目的主要是培养学生正确使用常用电子仪器，掌握数字电路的基本测试方法。

按实验课题要求，掌握设计和装接电路，科学地设计实验方法，合理地安排实验步骤的能力。

掌握运用理论知识及实践经验排除故障的能力。

综合型实验的目的就是培养学生初步掌握利用EDA软件的能力，并以可编程器件应用为目的，培养学生对新技术的应用能力。

初步具有撰写规技术文件能力。

设计型实验的目的就是培养学生综合运用已经学过的电子技术基础课程和EDA软件进行电路仿真实验的能力，并设计出一些简单的综合型系统，同时在条件许可的情况下，可开设部分研究型实验，其目的是利用先进的EDA软件进行电路仿真，结合具体的题目，采用软、硬件结合的方式，进行复杂的数字电子系统设计。

数字逻辑电路实验实验1 门电路逻辑功能测试实验预习1 仔细阅读实验指导书，了解实验容和步骤。

2 复习门电路的工作原理及相应逻辑表达式。

3 熟悉所用集成电路的引线位置及各引线用途。

4 熟悉TTL门电路逻辑功能的测试。

5 了解数字逻辑综合实验装置的有关功能和使用方法。

实验目的1 熟悉数字逻辑实验装置的有关功能和使用方法。

2 熟悉双踪示波器的有关功能和使用方法。

3 掌握门电路的逻辑功能，熟悉其外形和外引线排列。

4 学习门电路的测试方法。

实验仪器1 综合实验装置一套2 数字万用表一块3 双踪示波器一台4 器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 两输入端四异或门1片74LS04 六反相器1片实验原理说明数字电路主要研究电路的输出与输入之间的逻辑关系，这种逻辑关系是由门电路的组合来实现的。

门电路是数字电路的基本单元电路。

门电路的输出有三种类型：图腾柱输出（一般TTL门电路）、集电极开路（OC门）输出和三态（3S）输出。

它们的类型、逻辑式、逻辑符号与参考型号见表1-0。

门电路的输入与输出量均为1和0两种逻辑状态。

我们在实验中可以用乒乓开关的两种位置表示输入1和0两种状态，当输入端为高电平时，相应的输入端处于1位置，当输入端为低电平时，相应的输入端处于0位置。

我们也可以用发光二极管的两种状态表示输出1和0两种状态，当输出端为高电平时，相应的发光二极管亮，当输出端为低电平时，相应的发光二极管不亮。

我们还可以用数字万用表直接测量输出端的电压值，当电压值为3.6V左右时为高电平，表示1状态；当电压值为0.3V以下时为低电平，表示0状态。

在实验中，我们可以通过测试门电路输入与输出的逻辑关系，分析和验证门电路的逻辑功能。

我们实验中的集成电路芯片主要以TTL集成电路为主。

表1-0 门电路的逻辑功能TTL 门电路是集成逻辑电路的一种，是晶体管——晶体管逻辑门电路的简称。

它具有参数稳定，工作可靠，开关速度高等优点。

实验中的集成电路芯片主要以TTL 集成电路为主。

1 基本门电路有与门、或门和非门。

与门的逻辑功能是：有0出0，全1出1。

其逻辑表达式为Y=AB 。

常见的与门有：74LS08（四2输入与门）、74LS09（四2输入与门——OC 门）、74LS11（三3输入与门）、74LS15（三3输入与门——OC 门）、74LS21（双4输入与门）。

或门的逻辑功能是：有1出1，全0出0。

其逻辑表达式为Y=A+B 。

常见的或门有：74LS32（四2输入或门）。

非门的逻辑功能是：入1出0，入0出1。

其逻辑表达式为Y=A 。

常见的非门有：74LS04（六反相器）、74LS05（六反相器——OC 门）。

2 与非门是由与门和非门有机组合而成的，它的逻辑功能是有0出1，全1出0。

其逻辑表达式为Y=AB 。

常见的与非门有：74LS00（四2输入与非门）、74LS03（四2输入与非门——OC 门）、74LS10（三3输入与非门）、74LS12（三3输入与非门——OC 门）、74LS20（双4输入与非门）、74LS22（双4输入与非门——OC 门）、74LS30（8输入与非门）。

或非门是由或门和非门有机组合而成的，它的逻辑功能是有1出0，全0出1。

其逻辑表达式为Y=B A 。

常见的或非门有：74LS02（四2输入或非门）、74LS27（三3输入或非门）。

3 异或门的逻辑功能是：两输入端相异得1，相同得0。

其逻辑表达式是Y=A B +A B=A ⊕B 。

常见的异或门有：74LS86（四2输入异或门）。

同或门的逻辑功能是：两输入端相同得1，相异得0。

其逻辑表达式是：Y=AB+AB =A ⊙B 。

4 可以用一种逻辑门构成另一种逻辑门，例如，用与非门构成与门、或门等。

如图1-1所示。

图1-1 用与非门构成或门逻辑图5 门电路可以作为控制门。

以图1-2所示的2输入与非门为例，用任一端A 作为输入端，而另一端B 为控制端。

若B=1，则门打开，可以进行信息的传递，即Y=A ；若B=0，门关闭，信息不能通过，Y=1。

Y（a ）逻辑图（b ）波形图 图1-2 控制门实验容及步骤选择实验用的集成电路，将被测器件插入搭试板上的14芯插座中，并按下锁紧开关。

用导线将器件的14引脚与搭试板上的+5V 电源相连，器件的第7引脚与搭试板上的GND 相连，然后选择公共板上开关作为输入信号，发光二极管作为输出信号，按自己设计的实验接线图接好连线。

特别注意V CC 及GND 不能接错。

实验中改动接线须先断开电源，接好线后再通电实验。

1 与非门和异或门逻辑功能的测试。

(1) 74LS20双4输入与非门逻辑功能测试 (2) 74LS86四2输入异或门逻辑功能测试2 根据电路图写出逻辑关系表达式。

(1)用74LS00按图1-3，1-4接线，将输入输出逻辑关系分别填入表1-1、表1-2中。

(2)写出下面图1-3，1-4两个电路逻辑表达式。

表1-1图1-3表1-2图1-43 利用与非门控制输出。

用一片74LS00按图1-5接线，S 接任一电平开关，用示波器观察S 对输出脉冲的控制作用。

YA A Y=B=11B=00Y=11BA Y图1-54 用与非门组成其它门电路并测试验证。

(1) 组成或非门a. 用一片2输入端四与非门组成或非门 Y=B A +=B A •=B A •b. 画出电路图c. 测试并填表1-3表1-3(2) 组成异或门a.将异或门表达式转化为与非门表达式b.画出逻辑电路图c.测试并填表1-4表1-45 逻辑门传输延迟时间的测量。

用六反相器（非门）按图1-6接线，输入200KHz 连续脉冲，用双踪示波器测量输入、输出相位差，计算每个门的平均传输延迟时间的pd t 值。

图1-66 用基本门电路组装一个译码电路：将BCD8421码转换成格雷码。

实验记录1 按各步骤要求画逻辑图、填表，并分析其特点。

YYY2 画出实验中的电路图，分析其功能，写出其真值表和逻辑表达式。

3 总结门电路的类型。

实验报告及思考实验报告要求：实验项目名称、要求、容及步骤（包括流程图与电路图等），实验记录结果结果并回答以下问题（至少三个以上）。

1 TTL门电路有一个输入端悬空，相当于该端输入什么信号？2 当与非门只用一个输入端，其它输入端悬空时，该元件具有什么功能？3 异或门又称可控的反相器，为什么？4 门电路不加电源和地，可以正常工作吗？5 怎样判断门电路逻辑功能是否正常？6与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？实验2 组合逻辑电路分析与设计实验预习1 仔细阅读实验指导书，了解实验容和步骤。

2 复习半加器、全加器和多位加法器的逻辑功能。

3 设计实验任务中要求组装的电路，选择集成电路，画出实验线路图。

设计时，可尽量选用与非门、译码器、数据选择器。

实验目的1 熟悉译码器、数据选择器的结构和功能测试方法。

2 掌握译码器、数据选择器的逻辑功能及其应用。

3 掌握半加器、全加器和多位加法器的逻辑功能。

4 掌握用门电路构成组合逻辑电路的设计、组装和功能测试的基本方法。

5 熟悉TTL加法器功能的测试方法。

6 学习排查故障的方法。

实验仪器1 综合实验装置一套2 数字万用表一块3 器件74LS138 3-8译码器1片74LS151 8-3数据选择器2片74LS20（双-4输入与非门）1片74LS00（四-2输入与非门）1片74LS04（六反相器）1片实验原理说明计算机中数的操作都是以二进制进位的，最基本的运算就是加法运算。

按照进位是否加入，加法器分半加器和全加器两种。

半加器计算机中的异或指令的功能就是求两个操作数各位的半加和。

一位半加器有两个输入、两个输出。

一位半加器的真值表见表2-1，据真值表可得到半加器的输出函数表达式：Si=Bi Ai Bi Ai •+•=Ai ⊕Bi Ci=Ai ·Bi逻辑表达式的硬件实现，则要根据所提供的实验芯片。

集成电路正异或门74LS86就是一位半加器。

全加器计算机中的加法器一般就是全加器，它实现多位带进位加法。

下面以一位全加器为例介绍。

一位全加器有三个输入、两个输出。

“进位入”C i-1指的是低位的进位输出，“进位出”C i 即是本位的进位输出。

一位全加器的真值表见表2-2。

表2-2 一位全加器的真值表根据表3-2便可写出逻辑函数表达式：Si=1i 1i 1i 1i C Bi Ai C Bi Ai C Bi Ai C Bi Ai ----••+••+••+••=（A i ⊕B i ）⊕C i-1 Ci=Ai ·Bi+Ai ·C i-1+Bi ·C i-1=Ai ·(Bi+C i-1)+Bi ·C i-1 一位全加器的卡诺图如图2-1所示图2-1 一位全加器卡诺图全加功能的硬件实现，有多种方法。

例如，可以把全加和看作是A i 与B i 的半加和H i与进位输入C i-！的半加和来实现。

多位全加器就是在一位全加器原理上扩展而成的。

集成电路全加器有74LS80（一位全加器）、74LS81（二位全加器）、74LS83（四位全加器）等。

用中规模集成电路实现逻辑函数的要点是：先将函数化为最小项表达式（列其真值表），再利用集成电路部的逻辑关系，配接必要的外电路来实现此表达式。