数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。

真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。

2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。

由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。

实验心得1.本次实验对元件74LS00和74LS20的端口熟悉了很多，大致记住了哪些端口是与非门的输入端，哪些是输出端。

2.熟悉了面板，知道怎样换器件以及电源、开关的位置。

3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析，熟悉了各类门的实物元件以及元件的使用和线路连接。

4.知道了利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。

实验二 组合逻辑实验（一）半加器和全加器一．实验目的熟悉使用门电路设计组合电路的原理和方法步骤。

二．预习内容1．复习用门电路设计组合逻辑电路的原理和方法步骤 2．复习二进制数的运算。

1） 用与非门设计半加器的逻辑图2） 完成用疑异或门、与或非门、与非门设计全加器的逻辑图 3） 完成用异或门设计的3变量判奇电路原理图 三．参考元件四．实验内容1、用与非门组成半加器 由理论课知识可知：i S =i i A B ⊕=i i i i AB A B +=i i i i i i A B A A B B ∙∙∙ i C =i i A B =i i A B 逻辑原理图如下：U1A 74LS00DU2B74LS00DU3C 74LS00DU4D74LS00DU5A74LS00DVCC5VGNDJ1Key = SpaceJ2Key = SpaceX12.5 VX22.5 V图 1.1与非门设计半加器电路图真值表如下： A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 表2.1 半加器实验结果记录表格2、用异或门、与或非门、与非门组成全加器 由理论课知识可知：i S =1i i i A B C -⊕⊕ i C =1()i i i i i A B A B C -+⊕ 根据上式，设计如下电路：U3A74LS00DGNDVCC5VJ1Key = Space J2Key = SpaceJ3Key = SpaceX15 VGNDU4A74LS51DVCC67U1A74LS136DU2B74LS136D1234X25 V5图 2.2用异或门、与或非门、与非门设计的全加器真值表如下:Ai Bi Ci-1 Si Ci0 0 0 0 01 0 0 1 00 1 0 1 01 1 0 0 10 0 1 1 01 0 1 0 10 1 1 0 11 1 1 1 1表2.2 全加器实验数据表格3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0.根据题目要求可知：输出L=ABC ABC ABC ABC A B C+++=⊕⊕则可以设计出如下电路：VCC5VJ1Key = SpaceJ2Key = SpaceJ3 Key = SpaceU1A74LS136DU2B74LS136DX25 V5VCC 1234图 2.3用异或门设计的3变量判奇电路真值表：输入A 输入B 输入C 输出L0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1表2.3 判奇电路实验数据表格4、“74LS283”全加器逻辑功能测试U174LS283NS U M _410S U M _313S U M _14S U M _21C 49B 411A 412B 315A 314B 22A 23B 16A 15C 07图2.4 元件74LS283利用74LS283进行如下表格中的测试：U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07J1Key = Space J2Key = SpaceJ3Key = Space J4Key = Space J5Key = Space J6Key = Space J7Key = Space J8Key = Space J9Key = SpaceGNDVCC5VX1 2.5 VX2 2.5 V X3 2.5 V X4 2.5 V X52.5 V图 2.4 全加器被加数A4A3A2A10111 1001 加数B4B3B2B1 0001 0111 前级进位C0 0或1 0或1 和S4S3S2S1 1000或1001 0或1 新进位C40 1表2.4 “74LS283”全加器功能测试表格实验心得1.本实验主要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。

加深了我对理论课知识的理解。

2.半加器不带前级进位，全加器带前级进位。

3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路。

实验三：组合逻辑实验（二） 数据选择器和译码器的应用一．实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。

二．预习内容1）了解所有元器件的逻辑功能和管脚排列。

2）复习有关数据选择器和译码器的内容。

3）用八选一数据选择器产生逻辑函数L=ABC+ABC —+A —BC+A —B —C 和L=A ○+B ○+ C 4）用3线——8线译码器和与非门构成一个全加器。

三．参考元件（1）数据选择器74LS151U 174L S 151D~W6D 04D 13D 22D 31D 415D 514D 613D 712A 11C9B 10Y5~G7图3-1 74LS151表3-1 74LS151的功能表输入输出EC B A Y WH X X X LHL L L L 0D 0D L L L H 1D1D L L H L 2D 2D L L H H 3D 3D L H L L 4D 4DL H L H 5D 5D L H H L 6D 6D LHHH7D7D输出Y 地表达式为70i i i Y m D ==∑式中错误！未找到引用源。

为CBA 的最小项。

将数据选择器的地址信号C 、B 、A 作为函数的输入变量，数据输入错误！未找到引用源。

~错误！未找到引用源。

作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端EN 始终保持低电平。

这样，八选一数据选择器就成为一个三变量的函数产生器。

（2）3——8线译码器74LS138U 174L S 138DY 015Y 114Y 213Y 312Y 411Y 510Y 69Y 77A 1B 2C3G 16~G 2A 4~G 2B5图3-2 74LS138 表3-2 74LS138功能表输入输出G1 2G A 2G B CBA0Y1Y 2Y 3Y 4Y 5Y 6Y 7YH L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L 由功能表可知，当G1=1，错误！未找到引用源。

=0，错误！未找到引用源。

=0时，11Y m =式中错误！未找到引用源。

为CBA 的最小项。

四．实验内容1、数据选择器的使用：当使能端EN=0时，Y 是2A 、1A 、0A 和输入数据0D ～7D 的与或函数，其表达式为：70i i i Y m D ==∙∑（表达式1）式中i m 是2A 、1A 、0A 构成的最小项，显然当i D =1时，其对应的最小项i m 在与或表达式中出现。

当i D =0时，对应的最小项就不出现。

利用这一点，不难实现组合逻辑电路。

将数据选择器的地址信号2A 、1A 、0A 作为函数的输入变量，数据输入0D ～7D 作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端EN 始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。