900.2 •
第 5 次
平均值
瞬时相位误差会产生大量的小数杂散，并出现在偏移中心频率 Nfractional x PDF 之处
Page 24
小数分频杂散抑制方法1——增加▽∑级数
• 1阶调制器 • N 计数器交替采用 900 与 901 这两个数值 • 2阶调制器 • N 计数器交替采用 898、899、900 及 901 这 4 个数值 • 3阶调制器 • N 计数器交替采用 896、895、898、899、900、901、902 及 904 这几个数值 • 理论上，3阶 delta sigma 锁相环的杂散应少于2阶 delta sigma 锁 相环
Page 23
小数分频
• 1阶delta sigma 锁相环 • • • 没有补偿的传统式小数锁相环 N 计数器交替采用 2 个数值 例如，N 计数器交替采用 900 及 901 这两个数值，最后得出 900.2 的数值
900
900 900 900
第 1 次
第 2 次 第 3 次 第 4 次
901
Page 19
系统关键性能——相位余量和环路带宽
• 环路带宽定义： 环路带宽越大→锁定时间越短→带外杂散抑制小
环路带宽一般选在：PLL噪声=VCO噪声（理想状态）
• 相位余量定义： 相位余量越大→锁定时间越长 相位余量越大→系统越稳定 平衡锁定时间和稳定性，相位余量一般选在48°
Page 20
小数分频
Page 21
小数分频
fo fr R N
fｏ ＝N f PDF
• 整数分频锁相环:
fvco = (N)PDF, (N+1)PDF, (N+2)PDF, …..
步进取决于鉴相频率
• 小数分频锁相环:
fvco = (N)PDF, (N+0.02)PDF, (N+0.04)PDF, ….. 步进取决于鉴相频率/2^N
N 步进= fＰＤＦ / 2
Page 12
系统关键指标——相位噪声phase noise
Ｖｔ ＝Ａcos ＋ｎ ｔ ｔ
Ｖｔ＝Ａcos ｎ cos ｔ－Ａsin ｎ sin ｔ ｔ ｔ ｔ ｔ Ａcos ｔ－Ａｎ sin ｔ ｔ ｔ ｔ
Page 14
PLL系统数学模型
• 开环电路增益： • 反馈回路增益： • 闭环电路增益：
Page 15
相位噪声在PLL系统中的传播
Page 16
系统关键指标——杂散spur
Page 17
杂散种类和产生的原因
• 鉴相泄漏：电荷泵不匹配和电荷泵泄漏（现在电荷泵泄漏都在nA 级，影响可忽略）fout+/-N* fPDF 应对措施：升高鉴相频率，用环路滤波器抑制。
Page 25
小数分频杂散抑制方法2——增加随机性
• 只要采用以下序列，便可确保 N = 99.5: • 98, 99, 100, 101, … (模式重复出现) • 周期性序列可能会产生较多小数杂散 • 添加随机性 • 将序列随机化
• 99, 100, 98, 101, 98, 99, 100, 101, 98, 101, 99, … (模式重复 出现)
环路滤波器（Loop filter） 压控振荡器（Voltage control oscillator）
Page 3
PLL频率合成的工作原理
fo fr R N
fｏ ＝N f PDF
Page 4
鉴相器 ——phase detector
• 输入： 参考信号经R分频器后 的信号相位和VCO输出经N 分频器后的信号相位之间 的差
PLL频率合成技术简介
徐雪萍
RFIF部
2010-8-16
Page 1
大纲
1. 系统基本构成 • 主要器件的工作原理
•
主要器件的重要指标
2. 系统关键指标 3. 小数分频基本原理
Page 2
PLL基本构成
fr
鉴相器
环路 滤波器
VCO
fo
• PLL是相位负反馈系统
• 基本单元：鉴相器（phase detector）
• 边界杂散（margin boundary spur）：检相器相当于混频器的功 能，将VCO输出的信号和参考的谐波混频的产物。 • 出现频点：N*fPDF
• 特点：离有用信号越远杂散越小，测试中发现偏离超过1MHz杂散 80dBc以下，可忽略
• 抑制方法：更换鉴相频率 工作频点尽量避开敏感区

Page 28
• 降低其周期性可以将小数杂散推高至高频区
Page 26
小数杂散抑制方法
• 降低杂散方法： • 增加▽∑级数：将杂散推向高频以便环路滤波器滤除
• 增加随机性：将杂散推向高频以便环路滤波器滤除，对 亚小数杂散更有效
• 增加环路滤波器级数：对高频杂散有效
• 增加小数分频分母的大小。
Page 27
小数分频最大的问题——边界杂散
• 表征输出信号的短期稳定度（ 纯净度） • 相位噪声定义：1Hz带宽某频 率点内噪声的功率和有用信号 功率比值的对数表达。
Page 13
相位噪声对收发信系统的影响
• 发射机：本振信号不纯，本振噪声转移到发射频带内，对邻道信号产生干扰。对 目前使用的QPSK系统最直观表现就是星座图中信号点在理想点附近晃动，EVM的恶 化。 • 接收机：本振噪声降低中频信号的信噪比。有强干扰时易出现倒易混频
• 一般是个给定的值，由此来推导出鉴相器对VCO输出 信号相噪贡献
• PN =PN1Hz+20log(N)+10log(FPDF)
=PN1Hz+10log(N)+10log(Fout)
• N越小，鉴相频率越大，噪声恶化的越小。
Page 8
环路滤波器——loop filter
• 有源滤波器（active filter） 优点：检相器输出电压范围可小 于VCO需求范围
缺点：噪声大、成本高、尺寸大
• 无源滤波器（passive filter） 优点：噪声小、成本低、尺寸小 缺点：VCO调谐电压需求大于电 荷泵电压
Page 9
压控振荡器——VCO
• VCO由外部直 流电压控制振荡 频率的振荡器。
• 应用正反馈技术 的放大器。
Vcc
Vtune
VCO
RFout
Page 10
Page 22
小数分频——LMX2531
• 系统要求：步进160KHz • 整数分频：鉴相160KHz 输出频率1863.68MHz 分频比N=11648
相噪恶化=20logN+10logfPDF=133.36dB
• 小数分频：鉴相20.48MHz 分频比N=91
相噪恶化=20logN+10logfPDF=112.29dB 小数分频→鉴相频率升高→PLL相噪恶化减小→环路带 宽增加→VCO相噪适度放宽
真 真 Фr D Q UP
>
CLK
D
Q
DN
• 输出： 两个脉冲信号（脉冲 宽度和两信号相位差成比 例）
Фn
>
CLK
延迟
Page 5
鉴相器工作原理
Vdd
Фr Фn
鉴 UP 相 器 DN C2 C1 R2
To VCO
Page 6
鉴相器关键指标
• 射频输入频率范围（MHz） • 参考频率范围（MHz）
边界杂散实例——LMX2531LQ1778E
Page 29
谢谢！
Page 30
• 谐波：原因是VCO输出的信号到鉴相器的输入口匹配不好。
应对措施：1、外接低通滤波器抑制。 2、改善匹配。
• 电源引进的和参考信号引入的杂散
应对措施：1、选用噪声低的LDO抑制电源噪声。 2、环路带宽尽量窄以抑制带外参考杂散。
Page 18
系统关键指标——锁定时间lock time
Lock Time 键指标
• 调谐灵敏度（MHz/V） • 输出频率范围（MHz） • 输出功率范围（dBm） • 谐波抑制（dBc） • 相位噪声（dBc/Hz）
ω
ωt
Kvco
ωo
0
Vt
V
Page 11
PLL系统性能指标
• 输出频率范围 • 鉴相频率 整数分频 小数分频 • 参考频率 • 频谱纯度 相位噪声 phase noise 杂散 • 锁定时间 spur lock time fREF=R*fPDF 步进= fＰＤＦ
• 参考频率功率范围（差分Vpp 单端dBm）
• 鉴相频率范围（MHz） • 检相灵敏度——电荷泵电流（mA） • 1Hz Normalized Phase Noise Floor（dBc/Hz）
Page 7
1Hz Normalized Phase Noise Floor
• 用来描述鉴相器芯片本身噪声 • PN1Hz =PN–20log(N)–10log(FPDF)