存入数据，禁止输出
OE 0 0 1 1
CP ↑ ↑ ↑ ↑
74HC374引脚图
2.移位寄存器
⑴逻辑功能： 移位寄存器是既能寄存数码，又能在时钟脉冲的作 用下，使数码向高位或向低位移动的逻辑功能部件。 移位寄存器不仅用来存储数据，还可实现数据传输 格式的变换，以及实现数的加、减、乘、除运算等，应 用非常广泛。
×
× × × ×
L H
n Q1
n Q1
DI0* DI1* DI2* DI3* D0
n n Q0 Q1 n n Q0 Q1 n n Q2 Q3 n Qn Q2 3
n n Q1 Q2
n 2 Q3 n 3 Q2 n 4 Q2
L H D3
5 6 7
D1
D2
⑸移位寄存器的应用
⑴用74HC194构成环形计数器
CP Qm–1 Qm Qm+1
②CMOS 4位双向移位寄存器74HC194
DI0
1
DI1
1
DI2
1
DI3
1
DSL
1
S1 S0 DSR
1 1 1 1 1 & & & & & & & & & & &
&
&
&
&
&
≥1
≥1
≥1
≥1
1
FF0 1S C1 1R R Q0 D1
1
FF1 1S C1 1R R Q1 D2
0
0 0 1 1 0
0 0 0 1 1
0 0 0 0 1
Q0n+1=DSI Q1n+1 = Q0n
1CP 后
1
1 1 0 1
Q2n+1
=Qn1
2CP 后 1 3CP 后 0 4CP 后 1
Q3n+1 =Qn2
DSI =1101
1 CP DSI 1 1 0 1 2 3 4 5 6 7 8
Q0 Q1 Q2 Q3(DSO)
⑵分类： 左移位寄存器
单向移位寄存器
①根据移位 功能不同 右移位寄存器 双向移位寄存器 串入并出移位寄存器 ②根据输入/ 输出方式不同 串入串出移位寄存器 并入并出移位寄存器 并入串出移位寄存器
⑶ 基本移位寄存器
①电路 并行数据输出端
串行数据输入端
FF0 DSI CP 1D ＞ C1
Q0 FF1 Q1 FF2 1D 1D Q0 ＞ Q1 ＞ C1 C1
注意：右移串行数据应在CP脉冲发出前准备好。
⑶用74HC194构成七进制扭环形计数器。
其工作原理可用如下状态表示：
CR CP DSR Q0 Q1 Q2 Q3 0 1 1 1 1 1 1 × 1 2 3 × 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 功能 清零 右移 右移 右移
1101
并行输出 DPO
串行输出
经过7个CP脉冲作用后，从DSI 端串行输入的数码就可 以从DSO 端串行输出。 串入串出
③8位移位寄存器74HC164
DSA DSB CP CR R
1 & 1 1 1 1 Q0 1 Q1 … … 1 Q7 1D C1 R 1D C1 R … 1D C1 R
内部逻辑图
Q
n1 m
Q
n
n m
保持
n1 n 高位移 Q Q S1S0=10 m m 1 向低位
Q
n1
m
Qm1 低位移 向高位
Dm
n 1 Q S1S0=11 m Dm 并入
S0 S1 FFm–1 Dm–1 1D C1
0 3 2 1 0 1 MUX MUXm FFm Dm 1D C1
FFm+1 Dm+1 1D C1
74HC164引脚图
⑷ 多功能双向移位寄存器
①工作原理 多功能移位寄存器工作模式简图
D0 右移串行输入（DIR） 左移串行输出（DOL） 并行输入 D1 D2 D3 右移串行输出（DOR） 左移串行输入（DIL） Q0 Q1 Q2 Q3 并行输出
FF0 FF1 FF2 FF3
实现多种功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 S1S0=01
FF0 CP CR 1 1 ＞C R
Q0 Q0 1 Q0
FF1 ＞C R
Q1 Q1 1 Q1
FF2 ＞C R
Q2 Q2 1 Q2
FF3 ＞C R
Q3 Q3 1 Q3
②时序图
1 CP Q0 Q1 Q2 Q3 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
③逻辑功能
1
CP Q0 Q1 Q2 Q3 0 1 0
状态表
CP 0 1 2 3 4
Q0 0 0 0 1 0
Q1 0 0 1 0 0
Q2 0 1 0 0 0
Q3 1 0 0 0 1
注意：环形计数器加CP脉冲运行之前，应先给定初始状 态。当S0处于高电平时，输出被置数；当S0返回低电平，电路 处于左移模式。此时再加CP，电路便开始环形计数。 问：若要实现右移环形计数器，电路该如何连接。
2CP 2Q0 2Q1 （2） 2Q 2 2CR 2Q3
11 10 9 8
74HC393的逻辑符号
Q2 Q0
FF3 Q3 1D ＞ Q3 C1
DSO
串行数据输出端
② 工作原理
FF0 DSI CP
激励方程： D0=DSI 状态方程： Q0n+1=DSI
Q0 FF1 Q0 1D ＞ C1
Q1 FF2 Q1 1D ＞ C1
Q2 FF3 Q3 Q0 1D ＞ C1 DSO Q3
1D ＞ C1
D1=Q0n
问:若将 Q 作为下一级触发器的时钟信号,则电路实 现何种功能?
1 CP Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0
2
3
4
5
6
7
8
9 1tpd 0 1 2tpd 0 0 3tpd 0 0 4tpd 1 1
10
11
12
13
14
15
16
0 1 0 0
1 1 0 0
0 0 1 0
1 0 1 0
6.5 若干典型的时序逻辑集成电路 一、寄存器和移位寄存器
1. 寄存器 寄存器:是数字系统中用来存储二进制数据的逻 辑部件。它的主要组成部分是触发器。
一个触发器能存储1位二进制代码，存储 n 位 二进制代码的寄存器需要用 n 个触发器组成。寄 存器实际上是若干触发器的集合。
8位CMOS寄存器74HC374
⑶按逻辑功能，分为加法、减法和可逆计数器；
⑷按计数容量，分为十进制、六十进制等任意进制计数器。
1. 二进制计数器 (1) 异步二进制计数器 ① 电路图
FF0 CP CR 1 1 ＞C R Q0 Q0 1 Q0 FF1 ＞C R Q1 Q1 1 Q1 FF2 ＞C R Q2 Q2 1 Q2 FF3 ＞C R Q3 Q3 1 Q3
D2=Q1n
D3=Q2n
Q1n+1 =D1 = Q0n Q3n+1 =D3 = Q2n
Q2n+1 =D2 =Q1n
1101
FF0 1D ＞ C1
Q0 Q0
FF1 1D ＞ C1
Q1 Q1
FF2 1D ＞ C1
Q2 FF3 Q0 1D ＞ C1
Q3 DSO Q3
DSI
CP
FF0 FF1 FF2 FF3
时 钟 CP ×
DI0 DI1 DI2 DI3
× × × ×
n 1 Q n 1 n 1 Q0 1 Q2 Q 3
n 1
行
L
n Q0
L
L
L
1
H
H H H H H
L
L L H H H
L
H H L L H
×
L H × × ×
×
× × L H ×
×
↑ ↑ ↑ ↑ ↑
×
× × × ×
×
× × × ×
×
× × × ×
FF3 ＞C R
Q3 Q3 1 Q3
1 CP Q0
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Q1
Q2 Q3
电路实现了异步二进制减法计数功能。
FF0 CP CR 1 1 ＞C R
Q0 Q0 1 Q0
FF1 ＞C R
Q1 Q1 1 Q1
FF2 ＞C R
Q2 Q2 1 Q2
FF3 ＞C R
Q3 Q3 1 Q3
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
0
1
0
1
0
1
0 0 0 1
1 0 0 1
0
1
0
1
0
1
0
0 0
0
1 0
0
1
0 0
0
1 0
0
1 0
1
1 0
1
1 0
1
0 1
1
0 1
0
1 1
0
1 1
1
1 1
1
1 10Leabharlann 0 000
电路实现了异步二进制加法计数功能。
1
2
3
4
5
6
7
8