T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）

CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0

CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
9
状态转换图
10
波形图
11
(1)驱动方程：D2
D1 Q1 A Q1 Q2
(2)状态方程：Q2
*
Q1* A
Q1 Q1
Q2
(3)输出方程： Y [(AQ1Q2 )( AQ1Q2 )] AQ1Q2 AQ1Q2
Q3Q2
Q1Q0 00 01 11 10 00 1 1 1 1
01 0 0 0 0
11 0 0 0 0
10 1 1 1 1
37
同步预 置数
•中规模集成4位同 步二进制计数器
74161
异步清零 数据输入
工作状 态控制
74LS162,74LS163等是 同步清零方式
38
74161功能表
CLK
RD LD
②将驱动方程代入触发器的特性方程，得到状态方程。
③从给定电路写出输出方程。
7
TTL电路
1.写驱动方程：
JJ21Q(Q1 , 2Q3
), K
2

K1 1 (Q1Q3 )
J3 Q1Q2 ,
K3 Q2
3.输出方程 Y Q2Q3
2.代入JK触发器的特性方程（Q* JQ K Q，得状态方程：
14
三、状态分配（编码） 1. 确定触发器数目。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动
15
16
例：设计一个串行数据检测器，要求在连续输入三个或三 个以上“1”时输出为1，其余情况下输出为0。
第六章 时序逻辑电路
本章的重点： 1．时序逻辑电路在电路结构和逻辑功能上的特点，
以及逻辑功能的描述方法； 2．同步时序逻辑电路的分析方法和设计方法； 3．常用的中规模集成时序逻辑电路器件的应用。
本章的难点： 本章难点是同步时序逻辑电路的分析方法和设计方
法。同步时序逻辑电路的分析方法和设计方法既是本 章的一个难点，又是一个重点。这些方法不仅适用于 用中小规模器件设计时序逻辑电路，而且也是使用可 编程逻辑器件设计时序逻辑电路所必须具备的基础知 识。
输出方程Y F ( X ,Q) 驱动方程Z G( X ,Q)
状态方程Q* H (Z ,Q )
5
时序电路的分类
1.同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后
2.Mealy型和Moore型
1
6.1 概述
一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与 电路原来的状态有关。 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
2
CP ai bi ci-1(Q) si ci(D) 0 a0 b0 0 s0 c0 1 a1 b1 c0 s1 c1 2 a2 b2 c1 s2 c2
C=Q3Q2Q1Q0
T3=Q0Q1Q2
第2步：状态方程
=Q0 Q1
=Q0Q1 Q2
=Q0Q1 Q2 Q3
第三步：状态转换表
见下页。
32
Q0n+1=Q0 Q1n+1=Q0 Q1 Q12n+1=Q0Q1 Q2 Q3n+1=Q0Q1Q2 Q3
33
第4步：状态转换图 第5步：时序图
应用：分频器。 Q0为2分频; Q1为4分频；Q2为8分频；Q3和C为16分频。
30
同步二进制加法计数器 原理：根据二进制加法运算 规则可知：在多位二进制数 末位加1，若第i位以下皆为 1时，则第i位应翻转。
由此得出规律，若用T触发 器构成计数器，则第i位触 发器输入端Ti的逻辑式应为：
Ti Qi1Qi2 ...Q0 T0 1
31
第1步：驱动方程，输出方程
T0=1 T1=Q0 T2=Q0Q1
由此得出规律，若用T触发 器构成计数器，则第i位触 发器输入端Ti的逻辑式应为：
Ti Qi1Qi2 ...Q0 T0 1
40
③同步加减计数器
加/减 两种解决方案
加/减 计数器
计数结果
加/减 计数器
计数结果
41
a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减
一、抽象、画出状态转换图
二、状态化简
用X（1位）表示输入数据
用Y（1位）表示输出（检测结果）
17
18
三、状态分配 取n=2，令 Q1Q0 的00、01、10为 S0、S1、S2 则，
19
Q1* XQ1 XQ0 Q0* XQ1Q0
Y XQ1
20
四、选用JK触发器，求方程组
Q1* XQ1 XQ0 (Q1 Q1) ( XQ0 )Q1 ( X )Q1
3
…
时序电路的一般结构形式与功能描述方法
外
部
输
入
外
部
状 态
输 出
变
量
状态用ql
q1表示。
原状态: 新状态：
qn l…
qn1
…
l
qn 1
qn1 1
4
三个方程组
y1 f1( x1, x2 , , xi , q1, q2 , , ql )

y
j

f1( x1, x2 ,
Q0* XQ1Q0 ( XQ1)Q0 1Q0
五、画逻辑图
21
六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下 的次态和现态下的输出，得到：
X 0时，Q1 *Q0* 00，Y 0 X 1时，Q1 *Q0* 10，Y 1
能自启动
34
同步二进制加法计数器的设计过程
状态转换表
Q3Q2
Q1Q0 00
01 11 10
00 0001 0101 1101 1001
01 0010 0110 1110 1010
11 0100 1000 0000 1100
10 0011 0111 1111 1011
35
Q3Q2
Q1Q0 00 01 11 10 00 0 0 1 1
QQ2*1*Q(1QQ22Q3
) Q1 Q1Q3Q2
Q3* Q1Q2Q3 Q2Q3
8
时序电路的状态转换表
状态转换表
Q3 Q2 Q1
000 001 01 0 01 1 1 00 1 01 110 111
Q3* Q2* Q1* Y
001 0 01 00 01 1 0 1 000 1 01 0 1 1 00 0001 0001
25
实例：74LS194A，左/右移，并行输入，保持，异步置零等功能
01 11 10 00 12 34
26
D2
S1 S1
SQ1 S1S0 Q1 S1S0 Q0 S1S0Q2 S1S0 D1
S 0 S0
RQ1 SQ 1
Q1* SQ1
通过控制S1S0 就可以选择194的工作状态
12
（4）列状态转换表：
Q2 * Q1 * Y A
0
00 Q2 Q1 01/0
01 10/0
10 11/0
11 00/1
1
11/1 00/0 01/0 10/0
（5）状态转换图
Q1* Q1 Q2* A Q1 Q2 Y AQ1Q2 AQ1Q2
13
6.3 时序逻辑电路的设计方法
R’D S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入
27
扩展应用（4位
8位）
28
Y = 8M + 2N
29
三、计数器
用于计数、分频、定时、产生节拍脉冲等