CMOS集成电路版图--概念、方法与工具邓军勇djy@029-********内容CMOS集成电路版图版图工程师的职责授课安排课程安排实验安排上课版图工程师的职责CMOS集成电路版图通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。

反向分析版图设计foundry的版图单元库根据实际项目要求设计电路版图CMOS集成电路版图CMOS集成电路版图CMOS集成电路版图topCMOS集成电路版图CMOS集成电路版图数字IC设计的简单流程侧重版图Logic DesignLogic SynthesisFloorplanPlace & RouteGDSII DRC + LVS FINAL GDSII Digital Cell Libraries Timing CheckTiming CheckNetlistCMOS集成电路版图逻辑综合使用的单元库library ( smic18_tt ) {delay_model : table_lookup ;in_place_swap_mode : match_footprint ; time_unit : "1ns" ;voltage_unit : "1V" ;current_unit : "1uA" ;pulling_resistance_unit : "1kohm" ; leakage_power_unit : "1nW" ; capacitive_load_unit ( 1,pf ) ;nom_process : 1 ;nom_voltage : 1.8 ;nom_temperature : 25 ;……cell ( AND2HD1X ) {area : 13.306 ;cell_leakage_power : 0.0512749 ;cell_footprint : and2 ;pin ( A ) {direction : input ;capacitance : 0.00304538 ;rise_capacitance : 0.00294971 ;fall_capacitance : 0.00304538 ; }pin ( B ) { direction : input ; capacitance : 0.00325375 ; rise_capacitance : 0.00320935 ; fall_capacitance :0.00325375 ; }pin ( Z ) { direction : output ; capacitance : 0 ;rise_capacitance : 0 ;fall_capacitance : 0 ;max_capacitance : 0.339106 ; function : "A&B" ;timing ( ) {related_pin : "A" ; timing_sense :positive_unate ; cell_rise( delay_template_6x6 ) { Index_1 ( "0.001, 0.02, 0.14, 0.3, 0.4, 0.6" ) ; index_2 ( "0.035081, 0.070236, 0.5616, 1.20947,1.61987,2.44" ) ;values ( \"0.076805, 0.081402, 0.106231, 0.0976,0.090606, 0.059221", \"0.143982,0.146638, 0.175056, 0.174726, 0.16746, 0.143956", \}详细内容逻辑设计CMOS集成电路版图module top_v3 (rst_n, cs_n, clk, cpu_wr, cpu_rd, cpu_addr, datain, dataout);input rst_n, clk, cpu_wr, cpu_rd, cs_n;input [2:0]cpu_addr;input [31:0] datain;output [31:0] dataout;//-------------------------------存储器接口wire sel_x, sel_y, sel_m, sel_c, sel_s,sel_clr;reg [31:0] dataout;reg clr_oe;assign sel_x= (cpu_addr==3'b000) & !cs_n; //xalways @ (posedge cpu_wr or negedge rst_start)beginif(!rst_start)start<=1'h0;else if(sel_c)start<= datain[7]; // startends_register_new s(.datain(mm_out),.dataout(s_out),.rst_n(rst_n),.en_wr(ctro1),.cpu_rd(cpu_rd),.clk(clk),.out_enb(out_enb),//del clr_n.syn_start(syn_start),.sel_s(sel_s),.clr_oe(clr_oe)); //starendmodule网表片段CMOS集成电路版图module body ( ai, bi, ci, si, ctri, ao, bo, co, so, ctro, rst_n, clk, mi, ssi, mo, sso );input ai, bi, ci, si, ctri, rst_n, clk, mi, ssi;output ao, bo, co, so, ctro, mo, sso;MX2X1 U14 ( .S0(ctro), .B(n34), .A(n23), .Y(n30) );OAI21X1 U15 ( .A0(ssi), .A1(n19), .B0(n32), .Y(n31) );OAI21X1 U16 ( .A0(n20), .A1(n22), .B0(n24), .Y(n27) );……AOI21X1 U21 ( .A0(n30), .A1(n31), .B0(n21), .Y(fas) );NAND2X1 U23 ( .A(n20), .B(n22), .Y(n24) );……AOI21X1 U26 ( .A0(n27), .A1(n28), .B0(n35), .Y(fas1) );CLKINVX4 U27 ( .A(ci), .Y(n28) );……DFFRX1 multi_body1_ao_reg ( .D(multi_body1_ao1), .CK(clk), .RN(rst_n), .Q(ao) );……AND2X2 U28 ( .A(sub_body1_mux1), .B(mi), .Y(n19) ); );endmodule详细内容CMOS集成电路版图CMOS集成电路版图版图设计过程CMOS集成电路版图布图规划Floorplan功能块布局门的分组模块级的连接关系使用飞线时序检查CMOS集成电路版图功能块布局FPU MPU RAM ROMHierarchical Gravity CMOS集成电路版图CMOS 集成电路版图使用飞线（鼠窝）34123412CMOS集成电路版图模块级的连接关系FPU MPU RAM ROMCMOS 集成电路版图Design PlannigtdfCMOS集成电路版图FloorplanCMOS集成电路版图Power plan时序检查CMOS集成电路版图Logic DesignTiming CheckLogic SynthesisFloorplan布局CMOS 集成电路版图布局时序驱动版图设计I/O驱动器CMOS集成电路版图Placement时钟树的综合CMOS集成电路版图CMOS集成电路版图CMOS集成电路版图布线CMOS集成电路版图布线供电网络时钟网络其他的关键网络手工参与CMOS集成电路版图Route验证CMOS集成电路版图设计验证——完成高层次版图物理验证DRC和LVSCMOS 集成电路版图版图工程师应掌握的知识电路设计的基础知识集成电路制造工艺对空间和版图规划拥有直觉和想象能力熟练使用EDA 工具仿真工具SPICE/NC/VCS/QuestaSimTanner 系列或Virtuoso Family 或SpringSoft Laker 或ICC ，相关的验证工具RETURN 1. HSpice Avanti/Metasoft Mainframe & workstation 2. PSpice Microsim PC 3. Is-Spice Intusoft PC 4. SBT-Spice Silicon workstation 5. IG-Spice AB PC 6. I-Spice NCSS PC 7. Hsim Nassda PC&Workstation 8 Lexsim Nassda PC&Workstation 9. Star-Hspice Avant! PC&Workstation 10. Star-Sim Avant! PC&Workstation 11. Spectre Cadence Workstation 12.SmartSpice 、支持混合仿真的Smash 13.Nanospice 14.T-spice of Tanner 15.superspice of ansoftCMOS集成电路版图课程安排CMOS 集成电路版图教材与参考书CMOS集成电路版图——概念、方法与工具【加】Dan Clein 著邓红辉等译集成电路掩膜设计Christopher Saint / Judy Saint 著集成电路版图基础Christopher Saint / Judy Saint 著数字集成电路物理设计陈春章艾霞王国雄编著RETURN第一章绪论CMOS集成电路版图1.1 专业历史1.2 什么是版图设计1.3 IC设计流程1.1 专业历史CMOS 集成电路版图最初，IC版图设计是在一种称为Malyer的特殊纸张上绘制的，耗时费力，同时掩膜对精确性要求很高。

第一个平台是CALMA公司定制的，大型计算机，针对PCB和IC 的专用软件。