第四章 CMOS电路与逻辑设计
? MOS晶体管 ? MOS的物理结构 ? CMOS版图与设计规则 ? 基本CMOS逻辑门 ? 基本门版图设计 ? 其他CMOS逻辑结构
2004.9
VLSI
4.1 MOS 的物理结构
? IC制造材料 ? MOS的物理结构 ? 串联nMOS管硅片图形 ? 并联MOS管图形
2004.9
VLSI
IC制造材料
?多晶硅：如果在非晶体 SiO2层上淀积硅原子，那 么硅就会结晶，但却找不到与之对应的可以参照的 典型晶体结构。他们形成小的晶体，即为硅晶体的 小区域。这样的材料称为多晶硅。
?多晶硅与单晶硅都是硅原子的集合体且其特性都 随结晶度与杂质原子而改变。非掺杂的多晶硅薄层 实质上是半绝缘的，电阻率为 300 Ω·cm 。通过不同 杂质的组合，多晶硅的电阻率可被控制在 500— 0.005 Ω·cm 多晶硅被广泛用于电子工业。在 MOS及 双极器件中，多晶硅用制作栅极、形成源极与漏极 （双极器件的基区与发射区）的欧姆接触、基本连 线、薄 PN 结的扩散源、高值电阻等。
2004.9
VLSI
IC制造材料
?二氧化硅：用作 mos管的栅氧层，是一种很好的电 绝缘材料，能很好的附着在大多数材料上，可以生长 或淀积在硅圆片上。
?金属材料：铝，铬，钛，钼， 铊，钨等纯金属和合金薄层 在VLSI 制造中起着重要作用， 纯金属薄层用于制作与工作 区的连线，器件间互联线， 栅及电容、电感、传输线的 电极等。
同样的情况也可能发生 在Rw上而造成电路故障。
2004.9
VLSI
Latch up
减少发生Latch up效应的一般规则： 1. 每个衬底要有适当的衬底节点（或陷节点） 2. 每个衬底节点应接到传输电源的金属上 3. 衬底节点要尽量靠近所接的电源，以减小Rw和Rs的大小。 4. N型器件要靠近VSS，p型器件要靠近VDD。 5. 一个N型器件连接到VSS时，其P衬底也要接VSS 。一个P
型器件连接到VDD时，其N衬底也要接VDD 。
最容易发生Latch up 的地方是在输入输出焊接区（I/O Pad）
结构中，因为那里会有大电流流过。统常I/O Pad由专门人员设 计。
2004.9
VLSI
4. 串联nMOS管硅片图形
串联nMOS管硅片图形 电路图
表面视图
2004.9
侧视图
VLSI
5. 并联MOS管图形
选择区与有源区
有源区掩模与 pSELECT掩模 交叉产生p+区
2004.9
FOX:场氧区 Active：有源区
VLSI
金属层与过孔
2004.9
剖面图
VLSI
金属层 1与接触区
可以使用多 个接触来降 低接触电阻
金属层1 氧化层1
有源选择区
金属层1
有源接触区
2004.9
VLSI
有源区
金属层 1与多晶接触
?硅是集成电路制造的基础材料。硅集成电路是在称 为园片(wafer) 的较大圆形硅薄片上制造的。 Wafer的 直径一般100-300mm ，厚约0.4-0.7mm 。一个规模较大 的硅集成电路每边约 10mm，所以一个 wafer上可以制 作许许多多个这样的电路
?多目标芯片 (MPW)
?集成电路制造过程中， wafer从抛光的裸表面开始 需要几千个步骤，这一系列步骤中最重要的几个步骤 是用来形成 cmos结构所需要的材料层及其图案。其余 大多数步骤是清洗。 aafer是分组进行加工的，一批 wafer 经过整个工艺线需要几周的时间。
设计者必须直接把握重要单元的版图设计，尤 其是当版图要小或电路运行速度要快的情况下。
2004.9
VLSI
版图与设计规则
版图(Layout)是集成电路设计者将设计并仿真优化后的电路 转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓 扑定义等有关器件的所有物理信息。集成电路制造厂家根据这些 信息来制造掩膜。版图的设计有特定的规则，这些规则是指导版 图掩模设计的对几何尺寸的一组规定。是集成电路制造厂家根据 自己的工艺特点而制定的。因此不同的工艺，就有不同的设计规 则。设计者只有得到了厂家提供的规则以后，才能开始设计。版 图在设计的过程中要进行定期的检查，避免错误的积累而导致难 以修改。很多集成电路的设计软件都有设计版图的功能， CadenceDesign System就是其中最突出的一种。Cadence提供称之 为Virtuoso的版图设计软件帮助设计者在图形方式下绘制版图。
2004.9
VLSI
Latch up
T1由P+—N衬—P陷构成， 是PNP型三极管；T2由N
衬— P陷— P+构成，是
NPP型三极管；
如果有足够大的电流流 入N型衬底而从P陷流出
（即流过Rs）， Rs两端 的电压将可能足够大使 得T1、T2进入线性区而 如同一个小电阻，使VDD 与VSS之间短路而导致电 路故障。
2004.9
顶视图
VLSI
3. CMOS中的闩锁（Latch up ）现象
Latch up是cmos存在的一
种寄生电路效应，它会导
致VDD与VSS短路，使芯片 烧毁或至少因系统电源关
闭而停止工作。产生的原
因是VDD与VSS之间产生了 pnpn结构。
图(a)所示CMOS反相器，
其寄生电路包含了一个
NPN型、一个PNP型三极 管和电阻Rw、Rs。 Rw是p陷(p衬底)的电阻 Rs是型衬底的电阻 等效电路如图(b)。
并
联
M
O
S
电路图
表面视图
管
图
形
2004.9
电路图
表面视图
VLSI
多晶 n+/p+ 金属 接触
4.2 CMOS 版图与设计规则
版图设计的作用是确定一组掩模来定义集成电 路。版图设计是运用 CAD工具完成的，类似于用一 组彩笔在一张格纸上话许多方框。
现代版图设计中，一些电路单元的版图已做好 并存在库中。具体设计电路时，可以改变单元的参 数来适应需求尺寸，计算机自动生成每层的几何图 形。电路有多个单元时，程序会自动排列或连接他 们。设计者只需要对自动生成的版图互动地进行修 改。
2004.9
பைடு நூலகம்
VLSI
2. MOS的物理结构
2004.9
VLSI
金属层
加上另一层绝缘层和第二层金属层
?侧视图显示叠放顺序 ?绝缘层将两层金属分隔开，所以他们在电器上不同 ?每层的图形由顶视图表示
2004.9
VLSI
nFET结构
2004.9
VLSI
pFET结构
2004.9
n陷
VLSI
有源区掩模与 nSELECT掩模 交叉产生n+区
2004.9
VLSI
1. IC制造材料
集成电路制造所应用到的材料分类
分类 导体 半导体 绝缘体
材料 铝、金、钨、铜等 硅、锗、砷化镓、磷化铟等 SiO2、SiON、Si3N4等
电导率 105 S·cm-1 10-22~10-14 S·cm-1 10-9~102 S·cm-1
2004.9
VLSI
IC制造材料 —硅