图片简介:
一种半导体存储器件，包括：熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个
第一熔丝；以及第二熔丝组，具有针对第二模式分配的多个第二熔丝；以及编程部分，适于
在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝组中的所述第一熔丝之中
的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。
技术要求
1.
一种半导体存储器件，包括：
熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二
熔丝
组，具有针对第二模式分配的多个第二熔丝；以及
编程部分，适于在所述第二模式下响应于修复控制信号而编程包括在所述第一熔丝
组中
的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组中的所述第二熔丝。
2.
如权利要求1
所述的半导体存储器件，其中，所述编程部分包括：第一熔丝信息储存块，适于：储存对应于所述第一熔丝组的第一熔丝信息，且通过
确定
所述第一熔丝组是否具有所述第一熔丝之中的未使用的熔丝来产生过流信号；
第二熔丝信息储存块，适于储存对应于所述第二熔丝组的第二熔丝信息；以及
选择输出块，适于在所述第二模式下响应于所述过流信号而输出所述第一熔丝信息
或所
述第二熔丝信息。
3.
如权利要求2
所述的半导体存储器件，其中，所述编程部分还包括：
启动控制块，适于：在启动操作中确定所述第一熔丝组和所述第二熔丝组是否被使
用且
更新所述第一熔丝信息和所述第二熔丝信息。
4.
如权利要求2
所述的半导体存储器件，其中，所述编程部分还包括：
地址锁存块，适于锁存从外部器件接收的缺陷地址信息。
5.
如权利要求2
所述的半导体存储器件，其中，所述编程部分还包括：
断裂控制块，适于使与自所述选择输出块输出的所述第一熔丝信息或所述第二熔丝
信息
相对应的熔丝断裂。
6.
如权利要求2
所述的半导体存储器件，其中，所述第一熔丝信息储存块输出当所
述第一
熔丝组具有所述可用熔丝时被禁用且当所述第一熔丝组无可用熔丝时被使能的所
述过流
信号。
7.
如权利要求2
所述的半导体存储器件，其中，所述选择输出块包括：
选择控制信号发生单元，适于：接收在所述第二模式下被使能的封装后修复PPR
模
式使
能信号、扩展模式信号和所述过流信号，且产生选择控制信号；以及
选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔丝信息或所述
第二
熔丝信息。
8.
一种半导体存储器件，包括：熔丝部分，包括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二
熔丝
组，具有针对第二模式分配的多个第二熔丝；
第一熔丝信息储存部分，适于：响应于自外部器件施加的缺陷地址信息而输出与所
述第
一熔丝组对应的第一熔丝信息，且在所述第二模式下通过确定在所述第一熔丝组中
的所
述第一熔丝之中是否存在可用熔丝来产生过流信号；
第二熔丝信息储存部分，适于在所述第二模式下响应于所述缺陷地址信息而将与所
述第
二熔丝组对应的第二熔丝信息输出；以及
选择输出部分，适于：在所述第二模式下响应于扩展模式信号而在所述过流信号被
使能
的第一区段期间输出所述第二熔丝信息，以及在不同于所述第一区段的第二区段期
间输
出所述第一熔丝信息。
9.
一种用于操作半导体存储器件的方法，所述半导体存储器件包括第一熔丝组和
第二熔
丝组，所述第一熔丝组和所述第二熔丝组各自均由多个熔丝形成，所述方法包括：
在启动模式下储存关于所述第一熔丝组和所述第二熔丝组中的所述多个熔丝之中的
可用
熔丝的信息，且当不存在包括在所述第一熔丝组中的可用熔丝时产生过流信号；
确定是否进入封装后修复PPR
模式和扩展模式；
在所述PPR
模式且所述扩展模式下，响应于自外部器件施加的缺陷地址信息而在所
述过
流信号被使能的第一区段中选择与所述第二熔丝组对应的第二熔丝信息，以及在不
同于
所述第一区段的第二区段中选择与所述第一熔丝组对应的第一熔丝信息；以及
使与选中的熔丝信息对应的熔丝断裂。
10.
一种半导体存储器件，包括：
熔丝部分，包括第一熔丝组和第二熔丝组；以及编程部分，适于：基于关于包括在所述第一熔丝组中的多个熔丝之中的可用熔丝的
初始
熔丝信息来在第一模式下编程第一熔丝组以及在第二模式下编程第一熔丝组或第二
熔丝
组。
技术说明书
半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2014
年8
月5
日提交的申请号为10-2014-0100378
的韩国专利申请的优
先权，其
全部内容通过引用合并于此。
技术领域
本技术的示例性实施例涉及半导体设计技术，且更具体地涉及用于在修复操作期间
编
程缺陷地址信息的半导体存储器件和操作该种半导体存储器件的方法。
背景技术
修复缺陷单元的方法被划分为在晶片阶段修复的方法和在封装阶段修复的方法。在
封装
阶段执行的修复方法被称作为封装后修复(Post-PackageRepair,PPR)
操作。
半导体存储器件通常包括能够编程修复目标存储器单元的地址的熔丝电路。这里，
编
程操作表示用于在熔丝电路中储存修复目标存储器单元的地址的一系列操作。熔丝电
路
包括多个熔丝组，且熔丝组被划分成要在PPR
模式期间使用的熔丝组以及要在测试模
式
(
不是PPR
模式，即，非PPR
模式)
期间使用的熔丝组。
技术内容
本技术的示例性实施例涉及一种半导体存储器件，该半导体存储器件通过在PPR
模式下
使用非PPR
模式期间未使用的熔丝而可以在不增加熔丝的总数量的情况下增加
针对封装
后修复(PPR)
模式的熔丝的数量。根据本技术的一个实施例，一种半导体存储器件，包括：熔丝部分，包括：第一熔
丝
组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具有针对第二模式分
配
的多个第二熔丝；以及编程部分，适于在所述第二模式下响应于修复控制信号而编程
包
括在所述第一熔丝组中的所述第一熔丝之中的可用熔丝或编程包括在所述第二熔丝组
中
的所述第二熔丝。
所述编程部分可以包括：第一熔丝信息储存块，适于储存对应于所述第一熔丝组的
第一
熔丝信息，且通过确定所述第一熔丝组是否具有所述第一熔丝之中的未使用的熔丝
来产
生过流信号(over-flowsignal)
；第二熔丝信息储存块，适于储存对应于所述第二熔
丝组的
第二熔丝信息；以及选择输出块，适于在所述第二模式下响应于所述过流信号而
输出所
述第一熔丝信息或所述第二熔丝信息。
所述编程部分还可以包括：启动控制块，适于在启动操作中确定所述第一熔丝组和
所述
第二熔丝组是否被使用且更新所述第一熔丝信息和所述第二熔丝信息。
所述编程部分还可以包括：地址锁存块，适于锁存从外部器件接收的缺陷地址信息
所述编程部分还可以包括：断裂控制块，适于使与自所述选择输出块输出的所述第
一熔
丝信息或所述第二熔丝信息相对应的熔丝断裂。
所述第一熔丝信息储存块可以输出当所述第一熔丝组具有所述可用熔丝时被禁用
且当所
述第一熔丝组无可用熔丝时被使能的所述过流信号。
所述选择输出块可以包括：选择控制信号发生单元，适于接收在所述第二模式下被
使能
的封装后修复(PPR)
模式使能信号、扩展模式信号和所述过流信号且产生选择控制信
号；
以及选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔丝信息或
所述
第二熔丝信息。
所述第一模式可以是非封装后修复模式，以及所述第二模式可以是封装后修复模
式。根据本技术的另一个实施例，一种半导体存储器件，包括：熔丝部分，所述熔丝
部分包
括：第一熔丝组，具有针对第一模式分配的多个第一熔丝；以及第二熔丝组，具
有针对
第二模式分配的多个第二熔丝；第一熔丝信息储存部分，适于响应于自外部器件
施加的
缺陷地址信息而输出与所述第一熔丝组对应的第一熔丝信息，且在所述第二模式
下通过
确定在所述第一熔丝组中的所述第一熔丝之中是否存在可用熔丝来产生过流信
号；第二
熔丝信息储存部分，适于在所述第二模式下响应于所述缺陷地址信息而将对应
于所述第
二熔丝组的第二熔丝信息输出；以及选择输出部分，适于在所述第二模式下响
应于扩展
模式信号而在所述过流信号被使能的第一区段期间输出所述第二熔丝信息，且
在不同于
所述第一区段的第二区段期间输出所述第一熔丝信息。
所述第一熔丝信息储存部分可以输出当所述第一熔丝组具有所述可用熔丝时被禁
用且当
所述第一熔丝组无可用熔丝时被使能的所述过流信号。
所述选择输出部分可以在所述第一模式下输出从所述第一熔丝信息储存部分输出
的所述
第一熔丝信息。
所述选择输出部分可以包括：选择控制信号发生单元，适于接收在所述第二模式下
被使
能的封装后修复(PPR)
模式使能信号、所述扩展模式信号和所述过流信号，且产生选
择控
制信号；以及选择单元，适于响应于所述选择控制信号而选择性地输出所述第一熔
丝信
息或所述第二熔丝信息。
半导体存储器件还可以包括启动控制部分，适于在启动操作中确定所述第一熔丝组
和所
述第二熔丝组是否被使用，且更新所述第一熔丝信息和所述第二熔丝信息。
半导体存储器件，还可以包括：地址锁存部分，适于锁存所述缺陷地址信息。
半导体存储器件，还可以包括：断裂控制部分，适于使与自所述选择输出块输出的
所述
第一熔丝信息或所述第二熔丝信息对应的熔丝断裂。
所述第一模式可以是非封装后修复模式，以及所述第二模式可以是封装后修复模
式。