第六章 时序逻辑电路【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.3【解】驱动方程:11323131233J =K =Q J =K =Q J =Q Q ;K =Q ⎧⎪⎨⎪⎩ 输出方程:3YQ =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+11313131n 12121221n+13321Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q +⎧=+=⎪=+=⊕⎨⎪=⎩e 电路能自启动。

状态转换图如图【题 】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。

A 为输入逻辑变量。

图A6.3Y图P6.5【解】驱动方程: 1221212()D AQ D AQ Q A Q Q ⎧=⎪⎨==+⎪⎩输出方程: 21Y AQ Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+112n+1212()Q AQQ A Q Q ⎧=⎪⎨=+⎪⎩ 电路的状态转换图如图1图A6.5【题 】 分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。

说明电路实现的功能。

A 为输入变量。

AY图P6.6【解】驱动方程: 112211J K J K A Q ==⎧⎨==⊕⎩输出方程: 1212Y AQ Q AQ Q =+将驱动方程带入JK 触发器的特性方程后得到状态方程为:n+111n+1212Q Q Q A Q Q ⎧=⎪⎨=⊕⊕⎪⎩ 电路状态转换图如图。

A ＝0时作二进制加法计数，A ＝1时作二进制减法计数。

01图A6.6【题 】 分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

Y图P6.7【解】驱动方程: 001023102032013012301;;;J K J Q Q Q K Q J Q Q K Q Q J Q Q Q K Q==⎧⎪=•=⎪⎨==⎪⎪==⎩ 输出方程: 0123Y Q Q Q Q =将驱动方程带入JK 触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q ()Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q⎧=⎪=++⎪⎨=++⎪⎪=+⎩ 设初态Q 1Q 3Q 2Q 1 Q 0=0000，由状态方程可得：状态转换图如图。

电路能自启动图A6.7【题】试画出用4片74LS194组成16位双向移位寄存器的逻辑图。

74LS194的功能表见表。

【解】见图【题 】在图电路中，若两个移位寄存器中的原是数据分别为A 3A 2A 1A 0=1001, B 3B 2B 1B 0=0011，试问经过4个CLK 信号作用以后两个寄存器中数据如何这个电路完成什么功能图P6.10【解】经过4个时钟信号后，两个寄存器里的数据分别为A 3A 2A 1A 0＝1100，B 3B 2B 1B 0＝0000。

这是一个4位串行加法器电路。

CL 的初始值设为0。

【题 】在图计数器电路，说明这是多少进制的计数器。

十进制计数器74160的功能表见表。

CP11Y 图P6.11【解】图电路为七进制计数器。

【题 】在图计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。

十六进制计数器74LS161的功能表所示CP11进位输出图P6.12【解】电路的状态转换图如图。

这是一个十进制计数器。

图A6.12【题 】试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。

可以附加必要的门电路。

74LS161的功能表见表【解】见图Y 进位输出图 A5.10【题 】试分析图的计数器在M ＝1和M ＝0时各为几进制。

74160的功能表见表。

进位输出图 A6.13>CLK【解】M ＝1时为六进制计数器，M ＝0时为八进制计数器。

【题 】图电路时可变进制计数器。

试分析当控制变量A 为1和0时电路各为几进制计数器。

74LS161的功能表见表。

CP1图 P6.15【解】A ＝1时为十二进制计数器，A ＝0时为十进制计数器。

【题 】设计一个可控进制的计数器，当输入控制变量M ＝0时工作在五进制，M ＝时工作在十五进制。

请标出计数输入端和进位输出端。

【解】见图。

CP1图 P6.16【题 】分析图给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器。

74LS290的电路见图。

进位输出图 P6.17【解】这是一个七进制计数器。

电路的状态转换图如图所示。

其中3210Q Q Q Q 的0110、0111、1110、1111四个状态为过渡状态。

图A6.17【题】试分析图计数器电路的分频比（即Y与CLK的频率之比）。

74LS161的功能表见表。

Y图 P6.18【解】第（1）级74LS161接成了七进制计数器，第（2）级74LS161接成了九进制计数器，两级串接7 9＝63进制计数器。

故Y的频率与CLK的频率之比为1：63。

【题】图电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。

74160的功能表见表。

Y图 P6.19【解】第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。

第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。

【题 】分析图给出的电路，说明这是多少进制的计数器，两片之间是多少进制。

74LS161的功能表见表。

CLK Y【解】在出现D L ＝0信号以前，两片74LS161均按十六进制计数。

即第（1）片到第(2)片为十六进制。

当第（1）片计为2，第（2）片计为5时产生D L ＝0信号，总的进制为5 16＋2＋1＝83 故为八十三进制计数器。

【题 】用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。

要求各位间为十进制关系。

允许附加必要的门电路。

74160的功能表见表。

【解】见图输出图A6.22个位十位百位【题 】设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任一时刻。

【解】电路接法可如图所示。

计数器由六片74160组成。

第（1）、（2）两片接成六十进制的“秒计数器”，第（1）片为十进制，第（2）片为六进制。

第（3）、（4）片为接成六十进制的“分计数器”，接法与“秒计数器”相同。

第（5）、第（6）片用整体复位法接成二十四进制计数器，作为“时计数器”。

显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。

【题】图所示电路是用二——十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少。

已知CP端输入脉冲的频率为10KHz。

74LS147的功能表如表所示，74160的功能表见表。

Y图 P6.24【解】由图可见，计数器74160工作在可预置数状态，每当计数器的进位输出C＝1时（即3210Q Q Q Q＝1001时），在下一个CP上升沿到达时置入编码器74LS147的输出状态Y3Y2Y1Y.图A6.24再从图给出的74160的状态转换图可知，当A＝0时74LS147的输出为3210Y Y Y Y＝1110，74160的数据输入端D3D2D1D=0001，则状态转换顺序将如图中所示，即成为九进制计数器。

输出脉冲Y的频率为CLK频率的1/9。

依次类推便可得到下表：【题 】试用同步十进制可逆计数器74LS190和二——十进制优先编码器74LS147设计一个工作在减法计数器状态的可控分频器。

要求在控制信号A 、B 、C 、D 、E 、F 、G 、H 分别为1试分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。

74LS190的逻辑图见图。

它的功能表如表。

可以附加 必要的门电路。

【解】可用CP 0作为LD 信号。

因为在CP 上升沿使3210Q Q Q Q ＝0000以后，在这个CP 的低电平期间CP 0将给出一个负脉冲。

但由于74LS190的LD ＝0信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。

如果为提高置数的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G 1、G 2组成的触发器，由Q 端给出与CLK 脉冲的低电平等宽的LD ＝0信号，并可由Q 端给出进位输出脉冲。

由图（a ）中74LS190减法计数时的状态转换图可知，若LD ＝0时置入3210Q Q Q Q ＝0100，则得到四进制减法计数器 ，输出进位信号与CP 频率之比为1/4。

又由74LS147的功能表（表）可知，为使74LS147的输出反相后为0100，4I 需接入低电平信号，故4I 应接输入信号C 。

依次类推即可得到下表：（a ）图 A6.25【题 】图时一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。

CLK 输入Y 图P6.26【解】图A6.26状态转换图如图，电路能自启动。

这是一个五进制计数器。

【题 】试利用同步十六进制计数器74LS161和4线—16线译码器74LS154设计节拍脉冲发生器，要求从12个输出端顺序、循环地输出等宽的负脉冲。

74LS154的逻辑框图及说明见【题】。

74LS161地功能表见表。

【解】用置数法将74LS161接成十二进制计数器，并把它地32,1,0,Q Q Q Q 对应地接至74LS154的A 3、A 2、A 1、A 0，在74LS154地输出0Y ～11Y 端就得到了12个等宽地顺序脉冲0P ～11P 。

电路接法见图。

n+111232323n+1221n+133223Q D Q Q Q Q Q Q Q D Q Q D Q Y Q Q ⎧==++⎪==⎨⎪==⎩=1197531输出脉冲图 A6.28【题 】设计一个序列信号发生器电路，使之在一系列CLK 信号作用下能周期性地输出“00”的序列信号。

【解】可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。

若将十进制计数器74160的输出状态32,1,0,Q Q Q Q 作为8选1数据选择器的输入，则可得到数据选择器的输出Z 与输入32,1,0,Q Q Q Q 之间关系的真值表。

题的真值表1图6.29若取用8选1数据选择器74LS251（见图），则它的输出逻辑式可写为02101210221032104210521062107210()()()()()()()()Y D A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A =++++++++由真值表写出Z 的逻辑式，并化成与上式对应的形式则得到321032103210210321032102103210()()()0()()()0()()Z Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q =+++•+++•+令2211000132457336,,,,,0A Q A Q A Q D D Q D D Q Q Q D D ===========,则数据选择器的输出Y 即所求之Z 。