半导体基础知识和半导体器件工艺

Standardization of sany group #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#

半导体基础知识和半导体器件工艺

第一章 半导体基础知识

通常物质根据其导电性能不同可分成三类。第一类爲导体，它可以很好的传导电流，如：金属类，铜、银、铝、金等；电解液类：NaCl水溶液，血液，普通水等以及其他一些物体。第二类爲绝缘体，电流不能通过，如橡胶、玻璃、陶瓷、木板等。第三类爲半导体，其导电能力介於导体和绝缘体之间，如四族元素Ge锗、Si矽等，三、五族元素的化合物GaAs砷化镓等，二、六族元素的化合物氧化物、硫化物等。

物体的导电能力可以用电阻率来表示。电阻率定义爲长1厘米、截面积爲1平方厘米的物质的电阻值，单位爲欧姆*厘米。电阻率越小说明该物质的导电性能越好。通常导体的电阻率在10-4欧姆*厘米以下，绝缘体的电阻率在109欧姆*厘米以上。

半导体的性质既不象一般的导体，也不同于普通的绝缘体，同时也不仅仅由於它的导电能力介於导体和绝缘体之间，而是由於半导体具有以下的特殊性质：

(1) 温度的变化能显着的改变半导体的导电能力。当温度升高时，电阻率会降低。比如Si在200℃时电阻率比室温时的电阻率低几千倍。可以利用半导体的这个特性制成自动控制用的热敏元件（如热敏电阻等），但是由於半导体的这一特性，容易引起热不稳定性，在制作半导体器件时需要考虑器件自身産生的热量，需要考虑器件使用环境的温度等，考虑如何散热，否则将导致器件失效、报废。

(2) 半导体在受到外界光照的作用是导电能力大大提高。如硫化镉受到光照後导电能力可提高几十到几百倍，利用这一特点，可制成光敏三极管、光敏电阻等。

(3) 在纯净的半导体中加入微量（千万分之一）的其他元素（这个过程我们称爲掺杂），可使他的导电能力提高百万倍。这是半导体的最初的特徵。例如在原子密度爲5*1022/cm3的矽中掺进大约5X1015/cm3磷原子，比例爲10-7（即千万分之一），矽的导电能力提高了几十万倍。

物质是由原子构成的，而原子是由原子核和围绕它运动的电子组成的。电子很轻、很小，带负电，在一定的轨道上运转；原子核带正电，电荷量与电子的总电荷量相同，两者相互吸引。当原子的外层电子缺少後，整个原子呈现正电，缺少电子的地方産生一个空位，带正电，成爲电洞。物体导电通常是由电子和电洞导电。

前面提到掺杂其他元素能改变半导体的导电能力，而参与导电的又分爲电子和电洞，这样掺杂的元素（即杂质）可分爲两种：施主杂质与受主杂质。

将施主杂质加到矽半导体中後，他与邻近的4个矽原子作用，産生许多自由电子参与导电，而杂质本身失去电子形成正离子，但不是电洞，不能接受电子。这时的半导体叫N型半导体。施主杂质主要爲五族元素：锑、磷、砷等。

将施主杂质加到半导体中後，他与邻近的4个矽原子作用，産生许多电洞参与导电，这时的半导体叫p型半导体。受主杂质主要爲三族元素：铝、镓、铟、硼等。 电洞和电子都是载子，在相同大小的电场作用下，电子导电的速度比电洞快。电洞和电子运动速度的大小用迁移率来表示，迁移率愈大，截流子运动速度愈快。\

假如把一些电洞注入到一块N型半导体中，N型就多出一部分少数载子――电洞，但由於N型半导体中有大量的电子存在，当电洞和电子碰在一起时，会发生作用，正负电中和，这种现象称爲复合。

单个N型半导体或P型半导体是没有什麽用途的。但使一块完整的半导体的一部分是N型，另一部分爲P型，并在两端加上电压，我们会发现有很奇怪的现象。如果将P型半导体接电源的正极，N型半导体接电源的负极，然後缓慢地加电压。当电压很小时，一般小於时基本没有电流流过，但大於以後，随电压的增加电流增加很快，当电压增加到一定值後电流几乎就不变化了。这样的连接方法爲正向连接，所加的电压称爲正向电压。将N型半导体接电源的正极，P型半导体接电源的负极，当电压逐渐增大时，电流开始会有少量的增加，但达到一定值後电流就保持不变，并且电流值很小，这个电流叫反向饱和电流、反向漏电流。当电压继续加到一定程度时，电流会迅速增加，这时的电压称爲反向击穿电压。这是由於载子（电子和电洞）的扩散作用，在P型和N型半导体的交界面附近，由於电子和电洞的扩散形成了一个薄层（阻挡层），这个薄层称作PN接面。在没有外加电压时，PN接面本身建立起一个电场，电场的方向是由N区指向P区，从而阻止了电子和电洞的继续扩散。当外加正电压时，削弱了原来存在於PN接面中的电场，在外加电场的作用下，N 区的电子不断地走向P区，P区的电洞不断地走向N区，使电流流通。当外加反向电压时，加强了电场阻止电子和电洞流通的作用，因此电流很难通过。这就是PN接面的单向导电性。 半导体二极体是由一个PN接面组成，而三极管由两个PN接面组成：射极接面和集极接面。这两个接面把电晶体分成三个区域：发射区、基区和集电区。由於这三个区域的电类型不同，又可分爲PNP电晶体和NPN电晶体。PNP电晶体和NPN电晶体虽然形式不同，但工作原理是一样的，都可以用PN接面论来说明。

第二章 半导体器件和工艺

第一节 半导体器件的发展过程

1947年发明了电晶体，有了最简单的点接触电晶体和接面型电晶体。五十年代初期才开始出现市售的电晶体産品。在1959年世界上第一块积体电路问世，由於当时工艺手段的缺乏，例如采用化学方法选择的腐蚀台面、蒸发时采用金属掩模板来形成引线，使得线宽限制在100um左右，集成度很低。在1961年出现了矽平面工艺後，利用氧化、扩散、光刻、外延、蒸发等平面工艺，在一块矽片上集成多个元件，因而诞生了平面型积体电路。六十年代初，实现了平面积体电路的商品化，这时的积体电路是由二极体、三极管和电阻互连所组成的简单逻辑门电路。随後在1964年出现MOS积体电路，从此双极型和MOS型积体电路并行发展，积体电路也由最初的小规模积体电路发展到中规模集成、大规模集成甚至於超大型积体电路。

第二节 半导体器件的分类

大多数半导体器件可以分成四组：双极器件、单极器件、微波器件和光子器件。 双极器件可分成PN接面二极体、双极电晶体即三极管、晶体闸流管（又称晶闸管、可控硅）。单极器件可分成接面型场效应电晶体（JFET）、金属—半导体场效应电晶体（MESFET）、MIS、金属—氧化物—半导体场效应电晶体（MOSFET）。

微波器件和光子器件各方面要求比较高，生産比较困难。目前本公司主要生産双极器件（三极管和积体电路），另外还有少量的单极器件（场效应电晶体）和可控硅、芯片等。

第三节 半导体器件生産工艺概述

半导体器件制造技术是一门新兴的电子工业技术，它是发展电子电脑、宇航、通讯、工业自动化和家用电器等电子技术的基础。半导体技术的发展是与半导体器件的发展紧密相连的。如用合金技术制成的合金管，然後又相继出现了合金扩散管、台面管等。1960年左右矽平面工艺和外延技术的诞生，半导体器件的制造工艺获得了重大突破，使得半导体器件向微型化、低功耗和高可靠性方向发展。

平面电晶体具有许多优点：

(一) 由于平面管在整个制造过程中硅片表面及最後的管芯表面都覆盖有一层二氧化矽薄膜。使P—N结面始终不直接裸露在外面，因此一方面可减少生産过程中受到污染，同时也可避免在管子制成後环境中水汽、各种离子和气体分子对P—N接面状态的影响，从而有效地提高了平面管的可靠性和稳定性。

(二) 提高了电晶体的参数性能，主要是三项：1.噪音低。电晶体的低频噪音与接面状态关系非常密切，而平面管P—N结面有二氧化矽保护，表面非常稳定，所以比其他类型的电晶体都要小。2.反向电流特别小。由於二氧化矽的保护，使接面比较洁净，因此表面漏电流非常小，使得反向电流特别小。3.高频大功率特性好。通过光刻和选择扩散可以得到电极图形十分精致复杂的电晶体，使电晶体的高频大功率性能有了很大的提高。

(三)特别适合於大量的成批生産且参数一致性好。平面管管芯是用选择扩散、蒸发电极等工艺制成，在矽片上可同时生産许多管芯，而且平面工艺比较稳定，重复性好，所以一致性也比其他类型的电晶体好。

第四节 矽外延平面管制造工艺

以NPN管爲例矽外延平面管的结构如图其主要工艺流程如下所示：

（1）切、磨、抛衬底（2）外延（3）一次氧化（4）基区光刻（5）硼扩散/硼注入、退火（6）发射区光刻（7）磷扩散（磷再扩）（8）低氧（9）刻引线孔（10）蒸铝（11）铝反刻（12）合金化 （13）CVD（14）压点光刻（15）烘焙（16）机减（17）抛光（18）蒸金（19）金合金（20）中测。

下面对上述各工序进行简单说明。

(1)切、磨、抛：根据管子的性能选择相应的单晶矽，按要求的厚度沿（111）面进行切割，然後用金刚砂进行研磨，最後用抛光粉进行抛光，使表面光亮，无伤痕。

(2)外延：在低电阻率的矽片上外延生长一层电阻率较高的矽单晶，这样高电阻率的外延层可提高集电极的击穿电压，低电阻率的衬底矽片可降低集电极的串联电阻，减少饱和压降。

(3)一次氧化（基区氧化）：将矽片放在高温炉中进行氧化使表面生长一层一定厚度的二氧化矽薄膜。 (4)一次光刻（基区光刻）：在二氧化矽层上，按器件要求的基区图形刻出视窗，使杂质只能通过此视窗进入矽片，而不能进入有二氧化矽覆盖的矽片其他区域。基区光刻要求窗口、边缘平整，无小凸起和针孔。

(5)硼扩散/硼注入、退火：采用扩散或注入的方法在N型的外延层中形成P型的导电区—基区。采用注入的方法需使用退火来恢复注入对晶格的破坏以及启动注入进的硼原子。

(6)发射区光刻：爲发射区磷扩散刻出一定图形的视窗。要求同基区光刻。

(7)磷扩散（磷再扩）：形成发射区的过程。改变再扩条件来改变参数 β值和BVCEO的值。

(8)低氧：在整个矽片上生长一层氧化层以进行引线光刻，同时也可进行放大系数β的微调。

(9)引线孔光刻：刻出电极引线接触窗口。要求引线孔不刻偏，减少针孔。

(10)蒸铝：用真空蒸发的方法将铝蒸发到矽片表面。

(11)反刻铝：刻蚀掉电极引线以外的铝层，留下电极窗口处的铝作爲电极内引线。

(12)合金化：蒸发在矽表面的铝和矽之间的接触不是欧姆接触，必须通过合金化使其变成欧姆接触。

(13)CVD：在矽片表面淀积一层二氧化矽，作爲布线的最後钝化层，作爲电极间绝缘，消除有害缺陷。

(14)压点光刻：刻蚀出压焊点。

(15)烘焙：改变矽片的表面状况，减小小电流不好。

(16)机减：根据矽片功率耗散的要求，减薄至所要求的厚度。

(17)抛光：使减薄後的表面更加平整。 (18)蒸金：在矽片背面蒸上一薄层高纯度金，提高电路的开关速度，而且便於以後晶片烧结。

(19)金合金：使金与矽形成更好的接触，防止在烧结时金脱落。

(20)中测：将参数不合格的管芯剔除。

半导体积体电路制造工艺基本与平面电晶体差不多。具体流程如下：（1）衬底制备 (2)埋层氧化 (3)埋层光刻 (4)埋层扩散 (5)外延 (6)隔离氧化 (7) 隔离光刻 (8)隔离扩散 (9)基区氧化 (10)基区光刻 (11)硼扩散/硼注入、退火 (12)发射区光刻(13)磷扩散(磷再扩) (14)低氧 (15)刻引线孔 (16)蒸铝 (17)铝反刻 (18)合金化 (19)CVD(20)压点光刻 (21)烘培 (22)中测。

积体电路制造工艺所特有的工艺：

(1) 埋层扩散：在衬底上形成高浓度的N+扩散区。这是由於积体电路是各电晶体的集电极引出线是从矽片正面引出的，这样从集电极到发射极的电流必须从高阻的外延层流过，这相当於串联了一个很大的电阻，使电晶体的饱和压降增大，所以增加了一道埋层扩散从而降低串联电阻，减小电晶体饱和压降。

(2) 隔离扩散：由於积体电路由若干个电晶体构成，因此有若干个集电极区，电路工作时它们并不处在同一电位下，因此必须从电学上将它们隔离开。隔离扩散的目的是形成穿透外延层的P+隔离槽，把外延层分割成若干个彼此独立的隔离岛。

下面对主要工艺程序进行敍述。

第五节 单晶拉制和衬底制备

半导体单晶是制造半导体器件的基础材料。单晶材料是由多晶材料经过提纯、掺杂和拉制等工序而制得的。单晶材料还要经过切片、研磨、倒角、腐蚀和抛