非易失性存储器1. 绪论随机存储器（如DRAM 和SRAM ）的缺点之一就是掉电后所存储的数据会随之丢失。

为了克服这个问题，人们已设计并开发出了多种非易失或/且可编程的存储器。

最近，基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失存储器。

因此,在本文中，我们将着重介绍ROM 的两种结构（即NOR 和NAND 阵列）和闪存的基本结构及其应用。

2. MOS ROM 阵列的两种实现方法2.1 基本ROM 单元只读存储器阵列可以看做是一种简单的组合布尔逻辑，即它对每个输入组合（地址）都会产生一个指定的输出值。

因此，在一个特定地址存储二进制信息，可以通过被选行（字线）与被选列（位线）间有无数据路径（相当于特定位置上有无元件或元件是否在标准电压下导通）来实现。

而实现数据路径的基本结构有两种，即NOR 和NAND 阵列。

图2.1 ROM 的1和0 单元的不同实现方式首先，考虑最简单的单元，如图2.1(a)所示，这是一个基本的ROM 单元。

假设位线BL 通过一个电阻接地，没有任何其他的激励或输入。

这就是0单元中的情况（2.1(a)下图）。

由于字线WL 和位线BL 之间不存在任何实际的连接，所以BL 的值为低电平而WL 得值无关。

反之，当把一个高电压WL V 加在1单元的字线上时二极管导通，字线被上拉至()WL D on V V ，结果在位线上形成了一个1。

总之，在WL 和BL 之间是否存在一个二极管区分了ROM 单元中存放的是1还是0。

2.2 NOR ROM 结构然而，由于二极管单元的位线与字线是不隔离的，所有需要用来充电位线电容的电流必须通过字线和它的驱动器来提供，而这些电流这大容量存储器中是非常大的，因此，这一10 (a)Diode ROM (b)MOS ROM 1 (c)MOS ROM 2方法只适用于小存储器。

一个改善隔离的方法是在单元中使用一个有源器件，如图 2.1(b)所示，其工作原理与二极管单元相同，但是它的所有输出驱动电流都是由单元中的MOS 管提供的，字线驱动器只负责充电和放电字线电容。

但是，这一改进的直接代价是单元比较复杂和面积较大（额外的电源接触孔所致）。

图2.2是使用这一个单元的MOS ROM 阵列。

WL [0]V DD BL [0]WL [1]WL [2]WL [3]V bias BL [1]BL [2]BL [3]V DD图2.1(c)是采用MOS 单元的另一种实现方法。

这一单元的工作要求把位线通过电阻接到电源电压上，或者说输出的默认值必须等于1。

因此，在WL 和BL 之间没有晶体管就意味着存放1。

0单元通过在位线和地之间连接一个MOS 器件来实现。

在字线上加一个高电压使器件导通，从而把位线下拉至GND 。

图2.3是使用这一单元的MOS ROM 阵列。

WL [0]GNDBL [0]WL [1]WL [2]WL [3]V DDBL [1]Pull-up devices BL [2]BL [3]GND图2.3中4×4 NOR ROM 阵列的两种可能的版图如下： PolysiliconMetal1DiffusionMetal1 on Diffusion Programmming usingthe Contact Layer Only这一阵列是通过在水平方向和垂直方向上重复相同的单元构成的，其中奇数单元相对水图2.2 一个4×4的OR ROM 单元阵列，使用图2.1(b)单元；图2.3 一个4×4的NOR ROM 单元阵列，使用图2.1(c)单元；图2.4 4×4 NOR ROM 可能的版图 触点掩模型ROM注入掩模型ROM平轴成镜像以便共享GND线。

这两个版图的区别在于它们的编程方式。

在图2.4(a)的结构中，存储器通过有选择地加入金属至扩散层的接触孔来编程。

因而，连至位线的金属接触存在时就建立起一个‘0’单元，不存在时则表明为一个‘1’单元，并且在这种情况下，只用一个掩模层（即CONTACT）对存储器进行编程。

而在图2.4(b)的结构中，存储器是通过按需要有选择地增加晶体管来写入的，这需要借助扩散层（制造工艺中的ACTIVE掩模）来完成。

注意到。

在这种情况下，所有的nMOS晶体管都已经和位线相连，从而不可通过忽略相应的漏极接点来实现在某一位置存储‘1’。

而是在制造过程中通过有选择的沟道注入将晶体管的阈值电压升高到OHV以上，使与存储‘1’有关的nMOS晶体管失活。

即，每个阈值电压的注入表示存储了一个‘1’，而没有注入的晶体管则相应地存储‘0’。

由于注入掩模型结构中每个金属-扩散点是由两个相邻晶体管共用的，故与触点掩模型ROM版图相比，注入掩模型ROM版图具有更高的存储密度，大约节省15%的面积。

另一方面，触点掩模型（CONTACT掩模）的优点是接触层是制造过程中比较靠后的步骤。

这就推迟了在工艺周期中存储器的实际编程时间。

圆片可以预先完成直到CONTACT掩模前的工艺制造过程并存放起来。

一旦一个具体的编程确定下来，余下的制造过程就可以很快完成，从而缩短了定货和交货的时间。

总之，最终使用那一种方法取决于主要的设计指标—尺寸/性能还是交货时间。

2.3 NAND ROM 结构我们很容易注意到，NOR ROM 的两种版图中，晶体管只占据了整个单元尺寸的很小比例，单元的大部分面积用于位线接触和接地连接。

避免这一开销的一种方式是采用不同的存储结构，即NAND ROM结构，如图2.5所示。

WL[0] WL[1] WL[2] WL[3]V DD正常操作中，被选中的字线被下来为逻辑低电平，未被选中的所有字线保持为高电平。

如果一个晶体管位于被选中的行与列的交点上，则此晶体管截止，且列电压被负载元件拉到高电平。

另一方面，在多输入的NAND 结构中，如果在此特定交点上无晶体管（短路），那么列电压会被其他的nMOS 晶体管拉到低电平。

因此，在交点上，无晶体管则表示存储‘0’，交点处有晶体管则存储‘1’。

PolysiliconThreshold-alteringimplantMetal1 on Diffusion(b)NAND 结构的主要优点是它的基本单元只有一个晶体管构成，并且不需要连接任何电源电压和GND 线，这就大大缩小了单元尺寸。

图2.6 为这一结构的两种版图，第一种采用METAL-1金属层来有选择地短路晶体管(a)。

它使单元的尺寸比最小的NOR ROM 单元还要小约15%；同时，若再增加一道额外的注入工序，即注入n 型杂质降低阈值使器件成为一个耗尽型晶体管时，不管加上什么样的字线电压它总是导通的，因此就相当于短路；由此所得到的单元面积比等效的NOR ROM 单元小两倍多。

然而，NAND 结构的位线（列）是串联的，即位线上的存储单元是串联连接，而NOR 结构的各个存储单元互相独立。

由于对两种结构的传播延时的计算，涉及内容过多并且篇幅过长，也不是本文讨论的重点之所在，在此只给出一个一般性的结论：NOR 结构通常有较快的存取时间，而NAND 的时间则较长；然而，NAND ROM 的单位面积的位密度比使用相同工艺和设计规则的NOR ROM 要高得多。

对于NAND ROM 而言，延时与对位线进行放电的串联晶体管数量的平方成正比。

当串联的晶体管数超过8-16个时，这种NAND ROM 的速度将变得非常慢，所以通常将NAND ROM 分为多个小的体，而每个体中串联的晶体管的数量不超过一定的限制。

然而，这种NAND 结构对于闪存(flash memory)是有利，因为对于闪存来说，密度性和成本比存取时间更重要。

2.4 小结我们看到一个ROM 模块的编程要涉及到制造商，从而造成产品开发过程中不愿看到的延迟，所以这种方法已显得越来越不流行了；一个更合乎要求的方法是用户可以用自己的设备来编程存储器，而这也就是随后要讨论的非易失性读写存储器。

3. 非易失性读写存储器非易失性读写存储器(Nonvolatile Read-Write Memory)的结构实际上与ROM 一样。

它的存储内核是由一个放在字线/位线网格上的晶体管阵列构成的。

存储器通过有选择地使其中某些器件有效或无效来进行编程；在ROM 中，这是通过掩模层的变化来完成的；而在非易失性读写存储器(NVRW)中则用结构经过修改的晶体管（浮栅晶体管）来代替。

3.1 浮栅晶体管(FAMOS)浮栅晶体管的阈值电压可以通过电学方式来改变，改变的阈值在关断电源后仍能永久保持不变。

它是目前大多数可重新编程存储器的核心器件，如图3.1所示。

从图中可以得知，浮栅晶体管的结构与通常的MOS 器件类似，但是多了一个额外的多晶硅条插在栅和沟道之间，这一多晶硅条不与任何东西连接，因而称为浮栅。

插入这一额外栅最明显的影响是使栅氧层的厚度ox t 加倍，从而降低了器件的跨导并使阈值电压升高； 图2.6 4×4 MOS NAND ROM 可能的版图 采用Metal-1层编程 利用降低阈值注入Source Substrate Gate Drainn +n +_p t oxt ox (a) Device cross-section (b) Schematic symbol G S D更为重要的是，该器件的阈值电压是可编程的。

在源和栅-漏终端之间加上一个高电压（10V 以上）可以产生一个高电场并引起电子雪崩注入。

电子得到足够的能量变“热”并穿过第一层氧化物绝缘体而在浮栅上被捕获。

这一现象在栅氧层厚度约为100nm 时就会发生，器件的制造相对容易（与FLOTOX 相比）。

被捕获的电子有效地降低了浮栅上的电压。

这个过程是自我约束的——浮栅上积累的负电荷有效地降低了氧化层中的电场；移去电压后已引起的负电荷仍留在原来的位置上，从而是中间浮栅产生一个负电压。

从器件的角度看，这相当于有效地增加了阈值电压。

参看图3.2。

由于浮栅为极好的绝缘体所包围，所以被捕获的电荷可以在浮栅上存放许多年，即使在电源电压被移去之后也是如此。

3.2 可擦除可编程只读存储器(EPROM)EPROM 是通过封装在一个透明窗口把紫外线(UV)照射到单元上来进行擦除的。

EPROM 的存储单元采用叠栅注入MOS 管（SIMOS 管)。

单元结构简单，密度高，成本低。

但是，采用UV 擦除的两个主要缺点是擦除过程很慢和可靠性问题。

位图3.3 EPROM 的一个存储单元ＷiY j 线S ＤＷi Y j ×(a ) EPROM 叠层栅存储单元(b ) 阵列图符号G GN N (3～4μm ++SiO 2P 型硅衬底S G D控制栅(多晶硅)浮栅多晶硅)3.4叠层栅MOS 管剖面示意图3.3 电擦除可编程只读存储器(EEPROM)EEPROM 采用了一种称为FLOTOX (floating-gate tunneling oxide)晶体管浮栅器件作为可支持电擦除过程的可编程器件，如图3.5所示。