图 6-2 图 6-3 答题： A. B. C. D. （已提交）
3. 由同步十六进制计数器 74LS161 和门电路组成的计数器电路如图 6-4 所示。74LS161 的功能表如图 6-5 所 示。该电路的功能为（ ）。 A．11 进制加法计数器 B．11 进制减法计数器 C．10 进制加法计数器 D．10 进制减法计数器
D．(671.814) 10
答题： 5.
与十进制数 79 相应的二进制数是（ ）。 A．(1001111)2 B．(1001110)2 C．(1001101)2 A. B. C. D. （已提交）
D．(1001011)2
答题： 6.
与十进制数 101 相应的二进制数是（ ）。 A．(1100001) 2 B．(1100100) 2 C．(1100101) 2 A. B. C. D. （已提交）
图 6-4 图 6-5 答题： 1. A. B. C. D. （已提交）
数据通过（
）存储在存储器中。
A．读操作 C．写操作 答题： 2. A.
B．启动操作 D．寻址操作 B. C. D. （已提交）
下列说法不正确的是（ ）。 A．半导体存储器的基本结构都是由地址译码器、存储矩阵和读写控制电路三大部分构成 B．ROM 的主要特点是在工作电源下可以随机地写入或读出数据 C．静态 RAM 存储单元的主体是由一对具有互为反馈的倒相器组成的双稳态电路 D．动态 RAM 存储单元的结构比静态 RAM 存储单元的结构简单 A. B. C. D. （已提交） ）位。
触发器输出的状态取决于（ ）。 A. 输入信号 B．电路的初始状态 C. 时钟信号 D．输入信号和电路的原始状态 A. B. C. D. （已提交） ）。
答题： 2.
假设 JK 触发器的现态 Q=0，要求次态 Q*=0，则应使（ A．J=×，K=0 B．J=0，K=× C．J=1，K=× D．J=K=1 B. C. D. （已提交）
的卡诺图如图 2-2 所示，其最简“与或”表达式为（ ）。
图 2-2 A． B． C． D． 答题： A. B. C. D. （已提交）
1. 图 3-1（a）、（b）、（c）、（d）中 74 系列 TTL 门电路的输出状态为低电平的是（ ）。 A．Y1 B．Y2 C．Y3 D．Y4
（a） （b） （c） （d） ，该电路的功能为（ ）。 A．不能自启动同步五进制加法计数器 B．可自启动异步五进制加法计数器 C．不能自启动异步五进制减法计数器 D．可自启动同步五进制减法计数器
图 6-1 答题： A. B. C. D. （已提交）
2. 由同步十进制计数器 74LS160 和门电路组成的计数器电路如图 6-2 所示。 74LS160 的功能表如图 6-3 所示。 该电路的功能为（ ）。 A．8 进制减法计数器 B．8 进制加法计数器 C．9 进制减法计数器 D．9 进制加法计数器
答题： 6.
D. （已提交）
某逻辑电路的状态表如图 2-1 所示，其输入变量为 A，B，C，输出为 F，则 F 的逻辑式为（ ）。
A．F=A'B'C+ABC
B．F=A'BC'+ABC C．F=A'B'C'+ABC D．F=AB'C'+ABC
图 2-1 答题： 7. 函数 A. B. C. D. （已提交）
C． D． 答题： 4. A． B． C． D． 答题： 5. A. B. C. D. （已提交） ）。 函数 A. B. C. D. （已提交） 转换成与非－与非式为（ ）。
函数 F=A'B'+AB 转换成或非－或非式为（ A．F=(( (AB)'+(A'B')')') ' B．F=(( (A+B)'+(A'+B')')') ' C．F= ( (AB)'+(A'B')')' D．F= ( (A+B)'+(A'+B')')' A. B. C.
答题： 11.
十进制数 27 若用余 3BCD 码表示，可写成（ ）。 A．0 1 0 1 1 0 1 0 B．0 0 1 0 0 1 1 1 C．0 0 1 0 1 0 1 0 A. B. C. D. （已提交）
D．0 1 0 1 0 1 1 1
答题：
1.
函数式 Y=AB´+A´BD+CD´的对偶式为（ ）
D．(1100111) 2
答题： 7.
(-1011)2 的原码、反码、补码分别是（ ）。 A．11011、00100、00101 B．11011、10100、10101 C．01011、00100、00101 D．01011、10100、10101 D. （已提交） ）。
答题： 8.
A.
B.
C.
采用二进制补码运算，(-1011-1001)的运算结果，其补码、原码分别为（ A．101100 010100 B．001100 110100 C．001100 0110100 D．101100 110100 A. B. C. D. （已提交） ）。
答题： 3.
与二进制数 1010001100.11 对应的十进制数为（ ）。 A．(650.3)10 B．(640.75)10 C．(642.3)10 D．(652.75)10 A. B. C. D. （已提交）
答题： 4.
与十六进制数 2AD.E 对应的十进制数为（ ）。 A．(680.875) 10 B．(685.14) 10 C．(685.875) 10 A. B. C. D. （已提交）
答题：
A.
B.
C.
D. （已提交）
2. 图 3-2（a）、（b）、（c）、（d）中 74HC 系列 CMOS 门电路的输出状态为低电平的是（ ）。 A．Y1 B．Y2 C．Y3 D．Y4
（a） （b） （c） （d） 图 3-2 答题： 3. A. B. C. D. （已提交）
TTL 或非门多余的输入端在使用时（ ）。 A．应该接高电平 1 B．应该接低电平 0 C．可以接高电平 1 也可以接低电平 0 D．可以与其它有用端并联也可以悬空
图 5-3 A．具有计数功能 B．保持原状态 C．置“0” D．置“1” 答题： 7. A. B. C. D. （已提交）
设图 5-4 所示电路的初态 Q1Q2 =00，试问加入 3 个时钟正脉冲后，电路的状态将变为（ ）。
图 5-4 A. 0 0 B. 0 1 C. 1 0 D. 1 1 答题： A. B. C. D. （已提交）
答题： 3.
A.
T 触发器的功能是（ ）。 A．翻转、置“0” B．保持、置“1” C．置“1”、置“0” D．翻转、保持 A. B. C. D. （已提交）
答题： 4.
在时钟脉冲作用下，图 5-1 所示电路的功能是（ ）。
图 5-1 A. 答题： B. A. C. B. C. D. D. （已提交）
A． C． 答题： 2. A． B． C． D． 答题： 3. A． A. B. C. A. B. C.
B． D． D. （已提交）
运用反演定理写出函数 Y=A´D´+A´B´C+AC´D+CD´的反函数 Y´为（ ）。
D. （已提交）
函数 Y(A,B,C)=A´BC+AC´+B´的最小项之和的形式为（ ）。
答题： 8.
在 CMOS 门电路中， 三态输出门、 OD 门、 与非门、 异或门和非门中， 能实现“线与”逻辑功能的门为 （ A．OD 门 B．三态门 C．或非门 D．异或门 A. B. C. D. （已提交）
） 。
答题： 9.
门电路中，能实现总线连接方式的门为（ ）。 A．OD 门 B．OC 门 C．或非门 D．三态门 A. B. C. D. （已提交）
图 4-2 图 4-3 答题： A. B. C. D. （已提交）
3. 用 8 选 1 数据选择器 74LS152 设计的逻辑电路如图 4-4 所示，74LS152 的功能表如图 4-5 所示。则其输出 F 的函数式为（ ）。 A.
B． C. D．
图 4-4 图 4-5 答题： 1. A. B. C. D. （已提交）
答题： 9.
5421BCD 码中表示十进制数 9 的编码为（ A．1010 B．1001 C．1100 D．1101 A. B. C.
答题： 10.
D. （已提交） ）。
8421BCD 码中表示十进制数 9 的编码为（ A．1010 B．1001 C．1100 D．1101 A. B. C. D. （已提交）
12. 图 3-3 中由 74 系列 TTL 与非门组成的电路中， 门 G 输出高电平/低电平时流出其输出端的电流分别为 （ ） 。 已知与非门的输入电流为 IIL= -1.6mA，IIH=40uA。
图 3-3 A．3IIH、3IIL B．3IIH、6IIL C．6IIH、3IIL D．6IIH、6IIL 答题： A. B. C. D. （已提交）
答题： 10.
欲使漏极开路的 CMOS 门电路实现“线与”，则其输出端应该（ ）。 A．并联 B．并联且外接上拉电阻和电源 C．外接上拉电阻和电源但不需并联 D．无需并联也无需外接上拉电阻和电源 A. B. C. D. （已提交） ）。
答题： 11.
三态输出的门电路其输出端（
A．可以并联且实现“线与” B．不能并联也不能实现“线与” C．可以并联但不能实现“线与” D．无需并联但可以实现“线与” 答题： A. B. C. D. （已提交）
答题： 6.