能对两个1位二进制数进行相加而求得和 及进位的逻辑电路称为半加器。
半加器真值表
本位 A i 的和 B i
=1
Si
Ai Bi Si Ci
加数
00 01 10
0 0 向高
1
0
位的 进位
10
&
Ci
半加器电路图
11
01
Ai
∑
Si
Si AiBi AiBi Ai Bi B i
CO
Ci
Ci AiBi
半加器符号
2、全加器 能对两个1位二进制数进行相加并考虑低位来的进 位，求得和及进位的逻辑电路称为全加器。
Si 的卡诺图
S i m 1 m 2 m 4 m 7 A i B i C i 1
AiBi
Ci-1
00 01 11 10
00 0 1 0
10 1 1 1
Ci 的卡诺图
Ci m3m5AiBi
(AB)C AB
全加器的逻辑图和逻辑符号
Sim 1m 2m 4m 7A iB iC i 1A iB iC i 1A iB iC i 1A iB iC i 1
≥1
C3 &
超集 前成 进二 位进 加制 法4 器位
VCC B2 A2 S2 B3 A3 S3 C3
VDDB3C3 S3 S2 S1 S0 C0-1
16 15 14 13 12 11 10 9 74LS83
12345678
16 15 14 13 12 11 10 9 4008
12345678
S1 B1 A1 S0 B0 A0 C0-1
Si
Ci
≥1
≥1
&&&&
&&&
1
1
1
Ai
Bi
C i-1
3.2.2 加法器
实现多位二进制数相加的电路称为加法器。
1、串行进位加法器
构成：把n位全加器串联起来，低位全加器的进位 输出连接到相邻的高位全加器的进位输入。
C3 S3
C2 S2
C1 S1
C0 S0
CO ∑
CI CI
CO ∑
CI CI
CO ∑
CI CI
A i B i C i-1 000 001 010 011 100 101 110 111
Si Ci 00 10 10 01 10 01 01 11
Ai、Bi：加数， Ci-1：低位
来的进位，Si：本位的和 ， Ci：向高位的进位。
AiBi
Ci-1
00 01 11 10
00 1 0 1
11 0 1 0
A i(B iC i 1B iC i 1)A i(B iC i 1B iC i 1)A i(B i C i 1)A i(B i C i 1) A i B i C i 1 C i m 3 m 5 A iB i A iB iC i 1 A iB iC i 1 A iB i (A iB i A iB i)C i 1 A iB (A i B i)C i 1 A iB i
Y0 f0 (I0 , I1, , In1)
Y1
f1(I0 , I1,
, In1)
Ym1 fm1(I0 , I1, , In1)
3.1.1 组合逻辑电路的分析方法
逻辑图
A
& Y1
逐从 级输 1 写入 出到
输 出
B
& Y2
YY
&
C
Y3
&
逻辑表 达式
化 简
2
最简与或 表达式
Y1 AB Y2 BC Y3 CA
1
YY1Y2Y3ABBCAC
2
YA BB C CA
最简与或 表达式
3
真值表
4
电路的逻 辑功能
YA BB C CA
3
ABC 000 001 010 011 100 101 110 111
Y
当输入A、B
0
、C中有2个
或3个为1时，
0
输出Y为1，
0
4
否则输出Y为 0。所以这个
1
电路实际上是
0
一种3人表决
Ai
=1
Bi
Ci-1
Ai
Si
=1
Si
Bi Ci-1
FA
Ci
&
(b) 曾用符号
&
&
Ci
Ai Bi
Ci-1
∑
CI CO
Si Ci
(a) 逻辑图
(c) 国标符号
用与门和或门实现
S i A iB iC i 1 A iB iC i 1 A iB iC i 1 A iB iC i 1
C iA iB iA iC i 1B iC i 1
CO ∑
CI CI
CI
A3 B3
CI
A2 B2
CI
A1 B1
CI
A0 B0 C0-1
特点：进位信号是由低位向高位逐级传递的，速度 不高。
2、并行进位加法器（超前进位加法器）
进位生成项 Gi AiBi 进位传递条件 Pi Ai Bi
进位表达式 C i A iB i ( A i B i) C i 1 G i P iC i 1
穷 举1 法
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1 ，灯灭时Y为0。根据逻辑要求列出真值表。
真值表
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
2
逻辑表达式 或卡诺图
化 简
3
最简与或 表达式
4
逻辑变换
5
逻辑电路图
2
YABAB
已为最简与 或表达式
用与非
门实现 YAB AB
C3
4 位二进制加法器
C 0 -1
A3 A2 A1 A0 B3 B2 B1 B0
C
&
&
&
S3 S2 S1 S0
1
进位 输出
C3 A3
A2
4 位二进制加法器 A1 A0 B3 B2
B1
C 0 -1 B0
进位输入
被加数
加数
本节小结
能对两个1位二进制数进行相加而求得和及进位的 逻辑电路称为半加器。
能对两个1位二进制数进行相加并考虑低位来的进 位，即相当于3个1位二进制数的相加，求得和及进 位的逻辑电路称为全加器。
实现多位二进制数相加的电路称为加法器。按照 进位方式的不同，加法器分为串行进位加法器和超 前进位加法器两种。串行进位加法器电路简单、但 速度较慢，超前进位加法器速度较快、但电路复杂 。
加法器除用来实现两个二进制数相加外，还可用 来设计代码转换电路、二进制减法器和十进制加法 器等。
3.3 数值比较器
举 法
1 成功与否的灯为Y，根据逻辑要求列出真值表。
ABC Y
ABC
Y
000
0
100
0
真值表
001
0
101
1
010
0
110
1
2
011
0
111
1
2
逻辑表达式 Y m 5 m 6 m 7A B C AC B AB
3
卡诺图
化 简
4
最简与或 表达式
5
逻辑变换
6
逻辑电 路图
3
AB
C 00 01 11 10
0
二、多输出组合电路的设计
有时电路的输出不只一个，其设计思路和 单输出的基本相同，只是在设计时要将多个输 出看成一个整体，在化简时不能孤立地以使每 个输出化为最简为目标，应考虑各个输出信号 之间的关系，找出多个输出间的共同项，力求 使整体电路达到最简。
例 用“与非门”实现下列函数：
F1(AB, C , )m(1,3,74),5, F2(AB, C , )m(3,4,7)
P3 C2 G3 P3C2
G3
P3G2
P3P2G1
P3P2P1G0
P3P2P1P0C01
C 0-1
A0
P0
B0
=1
G0 &
A1
P1
ห้องสมุดไป่ตู้
B1
=1
& G1
A2
P2
B2
=1
& G2
A3
P3
B3
=1
G3 &
超前进位发生器
=1
S0
&
≥1 C0
&
C1
≥1
=1
&
S1
&
&
≥1 C2
=1 S2
&
&
=1
S3
&
&
用的组合电路
1
：只要有2票
1
或3票同意，
表决就通过。
1
例：
A B
C
逻辑图
≥1 Y1
≥1 Y3 1
Y
1
≥1
Y2
逻辑表 达式
YY12AABBCYY3Y1Y2BABCABB
Y3XYB
最简与或 表达式
Y A B C A B B A B B A B
真值表
ABC 000 001 010 011 100 101 110 111
BCD码+0011=余3码
被 加 数 /被 减 数
加 数 /减 数 加 减 控 制