将 3 变量降维卡诺图与 8 选 1 数据选择器的卡诺图比较，得：
D0 = DE + D = D + E = DE
D1 = DE + DE = DE
D2 = E
D3 = DE + DE = D ⊕ E
D4 = E
D5 = DE + D = D + E = DE
D6 = E
D7 = D + DE = D + E = DE
用降维图法完成。作出函数 F 的卡诺图和降维卡诺图，如下图所示。F 是 5 变量的逻辑函数，卡诺图可分解为 E＝0 和 E＝1 两个卡诺图。
F AB CD 00 01 11 10
00 0 1 1 0
01 1 1 1 0
11 0 1 1 0
10 1 0 1 1
E=0
F AB CD 00 01 11 10
A0
解 设与或非门的输出逻辑函数为 Y，由图可知 Y 的逻辑函数表达式为：
∑ Y ( A3, A2 , A1, A0 ) = A3 A2 + A3 A1 = m(10,11,12,13,14,15)
因此，送入全加器参与加法运算的两个数分别是 0A3A2A1 和由与或非门决定 的 00YY。由函数 Y 的逻辑表达式可知，当输入 A3A2A1A0≤1001 时，Y＝0， 电路的输出 B4B3B2B1B0＝0A3A2A1A0；当输入 A3A2A1A0 >1001 时，Y＝1，输 出 B4B3B2B1＝0A3A2A1+0011。由此列电路真值表如表 3-2 所示。
A3 A2 A1 A0
Y3 Y2 Y1 Y0
Y3 Y2 Y1 Y0
表 3-1
因此，当 C＝1 时，电路完成将输入二进制码转换为格雷码的功能；当 C＝0 时，对照真值表可知，电路实现格雷码到二进制码的转换。如：若输入码为 1100， 输出为 1000，1100 作为格雷码查 C＝1 表知，对应的二进制码为 1000。
00 1 0 0 1
01 1 0 0 1
+ 11 1 0 1 1
10 0 1 0 1
E=1
F AB CD 00 01 11 10
00 E E E E
⇒ 01 1 E E E 11 E E 1 E
10 E E E 1
4变量降维图
F AB
C
00 01 11 10
⇒ 0 D+E E
E
E
1 D E D⊕E D + E D + E
表 3-2
A3 A2 A1 000 000 001 001 010 010 011 011 100 100 101 101 110 110 111 111
A0 B4 B3 B2 B1 B0 000000 100001 000010 100011 000100 100101 0 0 0 11 0 100111 001000 101001 010000 110001 010010 110011 010100 110110
8421BCD 码。 解：由真值表可写出输出逻辑函数表达式为：
⎧⎪⎪⎨⎪YYY123
= = =
∑ m(11,12) ∑ m(4,8,9,10) ∑ m(2,3,9,10)
⎪⎩ Y0 = ∑ m(1,3,8,10,12)
将两片 3/8 译码器扩展成 4/16 译码器，输出门用与非门就可以实现 Y3～Y0 四变量逻辑函数。电路如图 3-7 所示。
Y2= A3 ⊕ A2
Y1 = A1 ⊕ CA2 CY2 = A1 ⊕ (CA2 + CY2 )
Y0 = A0 ⊕ CA1CY1 = A0 ⊕ (CA1 + CY1) 当 C＝1 时，有 Y3= A3，Y2= A3 ⊕ A2 ，Y1 = A2 ⊕ A1 ，Y0 = A1 ⊕ A0 ，此表达式 为二进制码转换为格雷码的表示式。 当 C＝0 时，有 Y3= A3，Y2= A3 ⊕ A2 ，Y1 = A3 ⊕ A2 ⊕ A1 ，Y0 = A3 ⊕ A2 ⊕ A1 ⊕ A0 进一步给出电路真值表如表 3-1 所示。
Y
G1 G0 X
}2
1
G
0 7
0
CT74LS151
EN 0 1 2 3 4 5 6 7
1
Z
1
解：图中 G1、G0、X 作为地址信号，Z 作为传递变量作用于八选一数据
选择器，根据题意及八选一数据选择器的逻辑功能，在选择输入信
号 G1G0 的不同取值组合下，输出函数 Y 与 X、Z 的函数关系如下表 所示。因此，电路可获得与、或、异或和同或 4 种逻辑功能。
F2 = ∑ m(1,2,3,4,7,8,10,13,14,17,19,20,21,23,24,26,28,30,31)
解: F1 的最小项表达式为：
F1 = ACD + ABCD + BC + BC D = ∑ m(3,4,6,7,9,12,13,14,15)
用 8 选 1 数据选择器实现，要将原卡诺图降维至 3 变量降维图。以 D 作为记 图变量得降维图（b），将图（b）与图（c）对比。当以 ABC 作为 8 选 1 数据选 择器的地址端，即 ABC＝A2A1A0 时，8 选 1 数据选择器数据输入端为：
= Y1Y2Y3Y7 表 3-6 一位全减器的真值表
Mi
Ni
Bi−1
Di
Bi
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
根据上面得到 Di 和 Bi 的逻辑式，即可得到全减器电路。
图 3-6 题 7：试用 3/8 译码器 74LS138 及必要的门电路完成将 5421BCD 码转换为
只要将输入变量 A、B、C 按高低位分别加到译码器的地址输入端，用与门就可
实现逻辑函数 Y1、Y2，电路如图 3-5 所示。
图 3-5 题 6：试用 3/8 译码器 74LS138 及必要的门电路设计两个一位二进制数全减的电
路。
解：设 Mi 为被减数、 Ni 为减数、 Bi−1 为来自低位的借位， Di 为差数、 Bi 为向高 位的借位，则可列出一位全减器的真值表。由真值表得到 Di 和 Bi 的逻辑式，
16 选 1 的数据选择器。 解：首先用 A3 A2 的四个代码（00、01、10、11）从四个 4 选 1 数据选择器中选
出一个，再用 A1A0 的四个代码从选中的这个 4 选 1 数据选择器的四个数据
中选出一个，经过输出端的或门输出至 Z。为此，需要用 74LS138 将 A3 A2
的 00、01、10、11 四个代码译成Y0 、Y1 、Y2 、Y3 的四个输出低电平信号，
D0 = D5 = 0 ， D3 = D6 = D7 = 1， D1 = D2 = D4 = D 用 8 选 1 数据选择器设计的电路为图（d）所示。
⇒
F
Y
A B C
}A2
A1 A0
G07
CT74LS151
S 0 1 2 3 4 56 7
1 D
图（d）
解： F2 = ∑ m(1,2,3,4,7,8,10,13,14,17,19,20,21,23,24,26,28,30,31)
并化成由译码器输出Y0 ~ Y7 表示的形式，于是得到
Di = M i Ni Bi−1 + M i Ni Bi−1 + M i Ni Bi−1 + M i Ni Bi−1
= Y1Y2Y4Y7 Bi = M i Ni Bi−1 + M i Ni Bi−1 + M i Ni Bi−1 + M i Ni Bi−1
G1 G0
Y
功能
0 0 XZ + X i1 X +Z 0 1 X i0 + XZ X iZ 1 0 XZ + XZ X ⊕Z 1 1 XZ + XZ X Z
题 12：试用 4 位数值比较器和 4 位全加器构成 4 位二进制数转换成 8421BCD 码 的转换电路。
3、组合逻辑电路
题 1：如下图所示电路中，A3、A2、A1、A0 为输入信号，C 为控制信号。当 C ＝0 或 C＝1 时，分别执行不同的功能，试写出电路真值表、输出逻辑函 数表达式，并说明其功能。电路中 A3 和 Y3 为高位。
A0
=1
Y0
A1
=1
Y1
A2
=1
Y2
A3
Y3
解 由图示电路，Y3、Y2、Y1、Y0 的逻辑函数式为： Y3= A3
Y0
Y1
&
&
Y2
Y3
&&
01234567
CT74LS138
124
&STA STB STC 1
01234567
CT74LS138
124

&STA STB STC
A0 A1 A2
A3
图 3-7 题 8：试用 3 片双 4 选 1 数据选择器 74LS153 扩展成 16 选 1 数据选择器。
图 3-8 题 9：试用 2 片双 4 选 1 数据选择器 74LS153 和 1 片 3/8 译码器 74LS138 扩展成
由真值表可知，电路完成将四位二进制码转换为 8421BCD 码的功能。
题 3：试用 4 位全加器 74LS283 实现 5421BCD 码转换成 8421BCD 码的功能（写 出设计过程，给出逻辑图）。