2018/9/22
浙大微电子
5/23
4、多路选择器MUX
当条件T为真时, 输出A路信号 当条件T为假时, 输出B路信号
逻辑功能：Z = (T & A ) | (! T & B )
2018/9/22
浙大微电子
6/23
MUX2HD1X
2018/9/22
浙大微电子
7/23
5、异或门XOR、同或门XNOR
Output Signal:
Data output (DOUT)
Cload is 15pF Active current consumption< 20mA @266MHz for one IO Total standby current < 1uA VCC=1.5-2.1V Output Buffer Delay is less than 3.5ns Area is not more than 0.005mm2 (No ESD)
2018/9/22
浙大微电子
24/23
研讨题1
2018/9/22
浙大微电子
25/23
2018/9/22
浙大微电子
14/23
9.1、乘法器
A7 A6 A5 A4 A3 A2 A1 × B7 B6 B5 B4 B3 B2 B1
p71 p61 p51 p41 p31 p21 p11
p72 p62 p52 p42 p32 p22 p12 p73 p63 p53 p43 p33 p23 p13 p74 p64 p54 p44 p34 p24 p14 p75 p65 p55 p45 p35 p25 p15 部分积（每行） p76 p66 p56 p46 p36 p26 p16 p77 p67 p57 p47 p37 p27 p17
P14 P13 P12 P11 P10 P9 P8 P7 P6 P5 P4 P3 P2 P1
2018/9/22
浙大微电子
15/23
9.2 、平方器
p77 : p67 p57 p47 p37 p27 p17 p16 p15 p14 p13 p12 : p11 : p76 p75 p74 p73 p72 p71 p61 p51 p41 p31 p21 : p66:p56 p46 p36 p26 p25 p24 p23:p22 :p65 p64 p63 p62 p52 p42 p32: p55:p45 p35 p34:p33 :p54 p53 p43: p44 p67 p57 p47 p37 p27 p17 p16 p15 p14 p13 p12 0 p11 p77 p56 p46 p36 p26 p25 p24 p23 p22 p66 p45 p35 p34 p33 p55 p44
2018/9/22
浙大微电子
16/23
或非门
2018/9/22
D
A
p57 p56 p47 p46 p45 p35 p25 p24 p23 p34 p17 p16 p15 p14 p13 p36 p26 p37 p27
B Port
C
A7 A6 A5 A4 A3 A2 A1
Ain
1
p67 P14
p5(7:6)
P13
FA
P12
p4(7:5)
p57
p3(7:4)
FA
P11 p56
FA FA
p47 p46 p37
FA
P10
FA
2
p12
p2(7:3)
P9
FA FA
p45
p36 p27
FA
A7 A6 A5
P8
FA
HA
p35 p34
FA
平方器的硬件实现
浙大微电子
P7
HA
p26
FA FA
p17 p16 p25 p24
FA
HA
p1(7:2)
A4
3
P6 P5
FA
HA
p15 A3 p23 p14
P4
HA
p13 P3 p12
HA
A2 P2
4
GND
P1
Pout
Port
A1
17/23
A
D
B
C
10、标准输入/输出单元
标准输入单元（数字电路） 标准输出单元（数字电路）
静电放电（ESD）保护
模拟电路输入单元 模拟电路输出单元
2018/9/22
异或门真值表Z =XY+XY X
0 0 1 1
Y
0 1 0 1
Z
0 1 1 0
可简化成6个管子
同或门真值表Z =XY+XY
X 0 0 1 1
2018/9/22
Y 0 1 0 1
Z 1 0 0 1
浙大微电子
8/23
XOR2版图
2018/9/22
浙大微电子
9/23
不 带 置 位 复 位 端 带 置 位 复 位 端
浙大微电子
2/23
1、非门、或非门、与非门
F= ABCD
2018/9/22
浙大微电子
3/23
2、与或非门、或与非门
与或非电路 F AB C AB C 或与非电路 F ( A B)C ( A B)C
2018/9/22
浙大微电子
4/23
3、三态门、传输门
A E

提问：三态同相门如何搭建？
13 14 2 15 1 10 11
浙大微电子
8
6
2018/9/22
7
9
5 4
3
22/23
Thanks ！
2018/9/22
浙大微电子
23/23
研讨课题发布（1）
Output Buffer Specification
Input Signals:
Data input (DIN) Tri-state enabled (EN)
第五讲 数字 IC单元与模块设计
数字电路的基本库单元
1. 非门、或非门、与非门 2. 与或非门、或与非门 3. 三态门、传输门 4. 多路选择器 5. 异或门、同或门 6. D触发器 7. 锁存器 8. 半加器、全加器 9. 乘法器、平方器 10. 标准输入/输出单元 11. 通用双向I/O单元
2018/9/22
S = A B C0 = (A B) C0 + (A B) C0
当A B = 1时, (A B) = 0,
S = C0, 也就是说S选择了C0 当A B = 0时, (A B) = 1, S = C0 , 也就是说S选择了C0
缓 冲 与 隔 离
2018/9/22
因此只要用一个二选一电路, 将A B和A B作为控制端, 让S在C0与C0之间选择即可。
2018/9/22
6、D触发器（DFF）
浙大微电子
10/23
7、锁存器
2018/9/22
浙大微电子
11/23
8、半加器、全加器
半加器逻辑功能：
S=AB C1 = AB
全加器逻辑功能：
S = A B C0 C1 = AC0 + BC0 + AB
2018/9/22
浙大微电子
12/23
全加器电路图（本位和S）
2018/9/22
浙大微电子
19/23
标准I/O库单元版图
Buffer ESD
2018/9/22
浙大微电子
PAD
20/23
版图与封装
PAD 压焊块 Wire Banding
金(铝)线压焊
带封装模型的仿真
-- 射频电路必须做！
PIN 管脚
2018/9/22
浙大微电子
21/23
封装总图与压焊图(打线图)
13/23
浙大微电子
全加器电路图（进位C1）
C1 = AC0 + BC0 + AB 当控制端(A B) = 1 时, 要么A = B = 0, 此时C1 = 0 = A 要么A = B = 1, 此时C1 = 1 = A 也就是说在(A B) = 1的情况下 C1选择了A 当A B = 1 时,A B, C1 = C0 也就是说在A B = 1的情况下, C1选择了C0 即:将A B和A B作为控制端 让C1在A与C0之间选择即可。
浙大微电子
18/23
11、通用双向I/0单元
G
• 作为单纯输入电路使用时, G = 1, 外部信号即可从压焊块 PAD经由ESD保护电路和下面的三态门输送到内部接收 端A点。 • 作为输出缓冲电路使用时, G = 0, 内部信号即可从A点经 由上面的三态门输送到压焊块PAD输出。 • 作为双向I/O电路使用时, 只要在不同的时刻, G在0与1之 间切换, A端就既可以向外传送数据, 也可以向内接收数据。