整理ppt
cad2e5nce
仿真结果比较
整理ppt
cad2e6nce
混合信号电路设计流程
整理ppt
cade2n7 ce
谢谢！
整理ppt
28
从顶向下的设计
缩短设计周期
适应快速变化的需求
可重用的设计库
整理ppt
6
公开行为模型库
整理ppt
cade7nce
Verilog－A
发表于1996年；事实上的标准
描述模拟电路系统和单元的结构、行为
及特性参数的模块化硬件描述语言
其行为级模型能映射成SPICE网表，与 SPICE子电路的仿真编译相同
整理ppt
15
开关电容积分器
整理ppt
16
模拟开关行为模型
沟道电阻：R ＝ f（Vin, Vout, Vctrl) 时钟馈通：Cov 信号相关的开关动作：state controller
整理ppt
Lau1w7 ers
Miller运放
整理ppt
18
Miller运放行为模型
整理ppt
19
仿真比较
整理ppt
8
Verilog－A模块
整理ppt
9
Verilog-A vs.
module
<->
analog
<->
electrical
<->
<+
<->
Verilog
module always reg <=
整理ppt
10
基本行为描述
线性 非线性 分段线性 积分 微分 事件驱动
整理ppt
11
整理ppt
Lau2w0 ers
射频电路仿真瓶颈
整理ppt
cad2e1nce
仿真策略
整理ppt
cad2e2nce
DCM (特征提取建模）
由精确仿真结果生成Verilog－A模型 基于模板，易于使用 纯表格模型，仿真时间短，精度可靠
整理ppt
23
DCM
整理ppt
cad2e4nce
仿真时间比较
模拟运算符
时间微分：ddt 时间积分：idt 时间延迟：delay Laplace变换：laplace_zp Z变换：zi_zp 离散滤波：transition，slew 模拟事件：timer，cross
整理ppt
12
开发模板
整理ppt
13
模拟开关
整理ppt
14
模块开发
命名规范 端口排列规范 参数化 编程规范 应用环境 测试验证
混合信号电路设计 Ver内容
混合信号电路设计介绍
Verilog－A概述
Verilog－A应用
开关电容积分器 射频电路仿真
整理ppt
2
混合信号电路设计流程
整理ppt
caden3 ce
设计方法
整理ppt
cade4nce
时间安排
整理ppt
cade5nce
建立行为模型？