整理版
23
DCM
整理版
cad2e4nce
仿真时间比较
整理版
cad2e5nce
仿真结果比较
整理版
cad2e6nce
混合信号电路设计流程
整理版
cade2n7 ce
谢谢！
整理版
28
混合信号电路设计 Verilog－A介绍
整理版
1
主要内容
混合信号电路设计介绍
Verilog－A概述
Verilog－A应用
开关电容积分器 射频电路仿真
整理版
2
混合信号电路设计流程
整理版
caden3 ce
设计方法
整理版
cade4nce
时间安排
整理版
cade5nce
建立行为模型？
从顶向下的设计
整理版
12
开发模板
整理版
13
模拟开关
整理版
14
模块开发
命名规范 端口排列规范 参数化 编程规范 应用环境 测试验证
整理版
15
开关电容积分器
整理版
16
模拟开关行为模型
沟道电阻：R ＝ f（Vin, Vout, Vctrl) 时钟馈通：Cov 信号相关的开关动作：state controller
整理版
9
Verilog-A vs.
module
<->
analog
<->
electrical
<->
<+
<->
Verilog
module always reg <=
整理版
10
基本行为描述
线性 非线性 分段线性 积分 微分算符
时间微分：ddt 时间积分：idt 时间延迟：delay Laplace变换：laplace_zp Z变换：zi_zp 离散滤波：transition，slew 模拟事件：timer，cross
缩短设计周期
适应快速变化的需求
可重用的设计库
整理版
6
公开行为模型库
整理版
cade7nce
Verilog－A
发表于1996年；事实上的标准
描述模拟电路系统和单元的结构、行为
及特性参数的模块化硬件描述语言
其行为级模型能映射成SPICE网表，与 SPICE子电路的仿真编译相同
整理版
8
Verilog－A模块
整理版
Lau1w7 ers
Miller运放
整理版
18
Miller运放行为模型
整理版
19
仿真比较
整理版
Lau2w0 ers
射频电路仿真瓶颈
整理版
cad2e1nce
仿真策略
整理版
cad2e2nce
DCM (特征提取建模）
由精确仿真结果生成Verilog－A模型 基于模板，易于使用 纯表格模型，仿真时间短，精度可靠