实 验 报 告
课程名称： 数字电路实验 第 6 次实验
实验名称： 移位寄存器的应用
实验时间： 2012 年 5 月 7 日
实验地点： 组号
学号：
姓名：
指导教师： 评定成绩：
《数字电路与系统设计》实验指导书 1
实验六 移位寄存器应用
一、实验目的：
1．了解寄存器的基本结构。
2．掌握74LS194移位寄存器的逻辑功能。
3．学习中规模移位寄存器的应用。
二、实验仪器：
序号 仪器或器件名称 型号或规格 数量
1 逻辑实验箱 1
2 万用表 1
3 双踪示波器 1
4 74LS194 1
5 74LS112 1
6 74LS04 1
7 74LS00 1
8 74LS86 1
9 74LS10 1
三、实验原理：
数据的存储和移动是数字信号的一种常见运作，能实现这种动作的是
数据寄存器和移位寄存器，它们同计数器一样也是数字电路中不可缺少的
基本逻辑器件。数据寄存器有两类结构，一类是由多个钟控D锁存器组成
的，另一类是由多个钟控D触发器组成的。数据寄存器的数据的输入和输
出都是并行的。移位寄存器的结构也是由多个触发器级联的，其数据不仅
可以存储，还可以左移或右移。移位寄存器的数据的输入和输出都有串行
和并行之分，数据的动作受公共时钟信号的控制，也就是同步工作的。
4位双向移位寄存器74LS194A为TTL双极型数字集成逻辑电路，外
形为双列直插，它具有清除、左移、右移、并行送数和保持等多种功能，
是一种功能比较全的中规模移位寄存器，图6-1是引脚排列图，逻辑符号
如图6-2所示，74LS194A的功能表见表6-1。
《数字电路与系统设计》实验指导书 2
表6-1 74LS194A 4位双向移位寄存器功能表
功能
M1 M0 CP RD DR d1 d2 d3 d4 DL Q1n+1 Q2n+1 Q3n+1 Q4n+1
清零
― ― ― 0 ― ― ― ― ― ― 0 0 0 0
预置
1 1 ↑ 1 ― d1 d2 d3 d4 ― d1 d2 d3 d4
右移
0 1 ↑ 1 dR ― ― ― ― ― dR d1 d2 d3
左移
1 0 ↑ 1 ― ― ― ― ― dL d2 d3 d4 dL
保持
0 0 ― 1 ― ― ― ― ― ― Q1n Q2n Q3n Q4n
移位寄存器的最直接应用是数据的串/并转换，图6-3和图6-4就是简
单的实例。在图6-3中M1M0=01，表示数据可以右移，首先清零端输入一
个负脉冲，使Q1Q2Q3Q4=0，在单脉冲CP的作用下，右移输入端DR依次
串入数据，4个CP后就可在4个输出端Q1Q2Q3Q4得到并行数据。在图
6-4中首先M1M0=11，在单脉冲CP的作用下，4位数据并行输入到移存
器，然后使M1M0=10，表示数据可以左移，左移输入端DL=1时，在单脉
冲CP的作用下，数据依次从Q1端输出，空缺位被1（DL）填补。4个CP
后，原4位并入的数据全被移出，这时候Q1Q2Q3Q4=1111。
《数字电路与系统设计》实验指导书 3
如果把移位寄存器的输出以一定方式馈送到串行输入端，则可以得到
电路连接简单、编码别具特色、用途极为广泛的移位寄存器型计数器。利
用74LS194，把Q4接到DR端，即可得到模为4的环形计数器（不能自启
动），见图6-5；把Q4通过一个非门接到DR端，即可得到模为8的扭环计
数器（不能自启动），见图6-6。Q输出通过不同的组合电路接到DR端还
可得到不同模值的移位计数器或伪随机序列发生器。
四、实验内容：
1．数据的存储和移动
（1）用一片74LS194及适当门电路实现四位串/并转换，记录结果。
步骤：器件初态清零，先使Q1Q2Q3Q4=0，输出Q1Q2Q3Q4接指示灯，
用单脉冲作CP，用一个开关依次串入数据至DR，一个数据一个CP。右
移
令DR=1010 1110 00，记录结果：（10个CP）
CP Q1 Q2 Q3 Q4
0 1 0 0 0
1 0 1 0 0
2 1 0 1 0
3 0 1 0 1
4 1 0 1 0
5 1 1 0 1
6 1 1 1 0
《数字电路与系统设计》实验指导书 4
7 0 1 1 1
8 0 0 1 1
9 0 0 0 1
10
（2）用一片74LS194及适当门电路实现四位并/串转换，记录结果。
步骤：器件DL=1，Q1接指示灯，先并行输入数据d1d2d3d4，然后使器件
工作在左移状态，用单脉冲作CP，每输入一个CP观察输出结果。设有两
组4位数据1010 及1110。
记录结果：（注意第二组数据输入的时间及第9、10个CP的输出）
CP Q1 Q2 Q3 Q4
0 1 0 1 0
1 0 1 0 1
2 1 0 1 1
3 0 1 1 1
4 1 1 1 1
5 1 1 1 0
6 1 1 0 1
7 1 0 1 1
8 0 1 1 1
9 1 1 1 1
10
2．移位计数器
（1）用一片74LS194及适当门实现伪随机序列，见图6-7。
步骤：器件初态清零，先使
Q1Q2Q3Q4=1，输出Q1Q2Q3Q4接指示
灯，记录指示灯结果：
CP Q1 Q2 Q3 Q4
《数字电路与系统设计》实验指导书 5
0 1 1 1 1
1 0 1 1 1
2 1 0 1 1
3 0 1 0 1
4 1 0 1 0
5 1 1 0 1
6 0 1 1 0
7 0 0 1 1
8 1 0 0 1
9 0 1 0 0
10 0 0 1 0
11 0 0 0 1
12 1 0 0 0
13 1 1 0 0
14 1 1 1 0
15 1 1 1 1
16 0 1 1 1
（2）用一片74LS194及适当门实现M=5的计数器，记录指示灯结果。参
考设计过程如下，得到图6-8：
五、实验思考：
1．用74LS194实现四位并/串转换需要几个CP才能完成？
答：5个
《数字电路与系统设计》实验指导书 6
2．用74LS194实现M=5的计数器有几个无效状态，怎样实现自启动？
答：11个。
以实验2（1）为例。采用把所有无效状态的次态都置为初始状态的方
法。如实验2（1）中的表格数据，则从接收到第5个（含）CP之后的次
态都置为Q1Q2Q3Q4=1。做出列表：
M1：
Q3Q4
Q1Q2
00 01 11 10
00 1 1 1 1
01 1 0 0 1
11 1 1 0 1
10 1 1 0 0
由列表绘制卡诺图，先把M0和D0D1D2D3置为1，然后利用相应的
门电路，使得当出现任何无效状态时，M1的值都变为1，从而芯片进入并
入状态，回到初始的1111；而出现正常状态时，M1的值均为0，正常计
数。
电路图如下：
74194