本章习题
5．1分析图题4.1a电路的逻辑功能，列出逻辑功能表，画出R、S输入图b信号时的输出波形。

题5.1 逻辑功能表
解:见题5.1 逻辑功能表和波形图。

5．2画出图题5.2各触发器在时钟脉冲作用
下的输出波形。

（初态为“0”）
解：波形见题5.2图。

5．3画出图题4.3中各不同触发方式的D触发器在输入信号作用下的输出波形 (初态为0)。

解：波形见题5.3图。

5．4图题5.4a由CMOS或非门和传输门组成的触发器，分析电路工作原理，说明触发器类型。

如果用两个图a的电路构成图b电路，说明图b电路是什么性质的触发器。

解：图a为同步D触发器，CP为使能控制，低电平有效。

当CP=“0”时，TG1通、TG2断，触发器根据D信号改变状态；当CP=“1”时，TG1断、TG2通，触发器状态保持。

逻辑符号
Q n S R Q n+1Q—n+1功能
0 1 0 1 0 置位
1 1 0 1 0 置位
0 0 1 0 1 复位
1 0 1 0 1 复位
0 0 0 0 1 保持
1 0 0 1 0 保持
0 1 1 1 1 非法
1 1 1 1 1 非法
如图5.2a。

图b为主从D触发器，时钟CP的上升沿有效，逻辑符号如图5.2b。

5．5 画出图题5.5（a）所示电路在输入图（b）信号时的输出波形。

解：当A=“1”时，CP的下降沿使Q=“1”。

当Q=“1”且CP =“1”时，Q复位。

波形见题5.5图。

5．6画出图题5.6（a）电路的三个输出Q2、Q1、Q0在图（b）信号输入时的波形变化图（初始状态均为“0”）。

分析三个输出信号和输入信号的关系有何特点。

解：波形见题5.6图。

输出信号按位序递增顺序比输入滞后一个CP周期。

5．7 画出图题5.7所示电路的三个输出Q2、Q1、Q0在时钟脉冲作用下波形变化图（初始状态均为“0”）。

若三个输出组成三位二进制码，Q2为最高位，分析输出码和时钟脉冲输入个数之间的关系。

解：波形见题5.7图，输出码随时钟输入递减：“000”→“111”→“110”→“101”→
“100”→“011”→“010”→“011”→“001”→“000”，每8个时钟周期循环一次。

5．8画出图题5.8电路在A、B信号作用下Q1、Q0、Y的输出波形。

Q1、Q0的初始状态为“0”。

解：JK触发器连成T′触发器,A的下降沿使Q0变反；B的上升沿使Q1=Q0；而Q1=“1”时使Q0复位。

波形见题5.8图。

5．9画出图题5.9（a）所示电路的输出Q1、Q2在图（b）输入信号作用下的波形。

解：R D的低电平使两个触发器复位，时钟上升沿使Q1=D。

时钟下降沿时若Q1=“1”，Q2变反，Q1=“0”；Q2不变。

波形见题5.9图。

5.10画出图题5.10所示电路中B端的波形，并比较A和B的波形，说明此电路的功能。

设各触发器初态为0。

解：A的下降沿使Q变反；CP下降沿时若Q=“1”，B变反（=1），同时使Q立即复位；若Q=“0”，则B=“0”。

波形见题5.10图。

所以A、B信号同频率，但B的高电平时间等于CP周期、并由CP下降沿同步。

5．11分析图题5.11 (a) 所示同步时序电路。

如初始状态为“0”，输入信号如图5.12 (b) 所
示，画出D、Q、Z的波形图。

解：D=X○+Q；Q n+1=D=X○+Q n；输出方程：Z=XQ，CP上升沿触发。

波形见题5.11图。

5．12画出图题5.12（a）所示电路在输入图（b）信号时Q1的输出波形。

（初始状态都为“0”）
解：Q1的低电平使Q2复位，Q2的高电平使Q1复位。

当两个触发器的状态都为“0”时，Q2被强制复位，CP2没有作用。

CP1的上升沿使Q1置“1”，Q2复位无效；随后的CP2上升沿使Q2置位→使Q1复位→使Q2复位。

所以，Q1的高电平时间等于CP1超前于CP2的相位差时间，Q2的高电平时间只等于两个触发器的传输延迟时间。

波形图见题5.12图。

5．13 图题5.13 (a)、(b) 所示为两个时序电路，其输入信号如图(c) 所示。

试分别画出相应的输出波形Q1、Q2。

解：J1=Q1○+A，K1=Q——1○+B，Q1n+1=A Q——1 n +B—Q1n；
D= Q2○+A，Q2n+1= Q 2 n○+A。

波形见题5.13图。

5．14 电路如图题5.14所示，设所有触发器的初始状态为0，请画出在时钟脉冲CP作用下Q1、Q2、Q3的波形图。

解：状态方程：Q1n+1=Q1n Q——2n +Q——3 n；Q2n+1=Q1n ；Q3n+1=Q2n
CP上升沿触发，波形见题5.14图。