3.1ev SiO2
Si
4.8ev

高能载流子 产生缺陷 器件特性退化
Vg <Vd Vd
Impact Ionisation Space charge region
•
非均匀性 靠近漏端的空间电荷区内：
– 高电场 – 热载流子 – 电离碰撞产生电子空穴对
•
Vg <Vd Vd
Impact Ionisation Space charge region
1000 100
Id/W (C/m)
10
001 0.001
0.01
0.1
1
Isub/Id
• •
测量工作条件下的Isub, Id 从应力条件外推出工作条件下的
Log( ) Lifetime
m I Id sub C / I W d DC


When both VG & VD very higher than source voltage , some electrons driven towards gate oxide .

Occurs when the substrate back bias is very positive or very negative Carriers of one type in the substrate are driven by the substrate field toward the Si-SiO2 interface.
• •
正比于电离碰撞率在空间电荷区的积分 常用来衡量热载流子的能量水平
•
Isub vs Vg@constant Vd
Vg <Vd Vd
Impact Ionisation Isub Space charge region
• •
沟道热载流子直接轰击：界面态陷阱 热载流子激发进入氧化层：氧化层陷阱
氢原子/ 离子 3.1eV
热载 流子 界面态产生过程
Si Trap 陷阱电荷形成过程
氢解析模型
Si/SiO2界面处的Si-H键可以 直接被热电子打断
两种解析模型 • 单个高能电子导致的Si-H/D键断裂 • 多个载流子碰撞引起的键共振导致Si-H键断裂 对低工作电压的深亚微米器件，两种过程将同时存在，共同引起器件退化
•
禁带中存在缺陷能级
• • •
加速实验：更高的应力电压 测量Isub，Id的变化，确定寿命 基于幸运电子模型lucky electron model，器件寿 命 : m I I sub d C/
Id W DC
C－常数，依赖于工艺 Isub/Id－倍增因子, 反映电场强度 Id/W－沟道电子浓度 m－常数，通常2.7 3.2


Photon emission at drain side Secondary Impact ionization with hot hole, generated new e-h pair


按照所加应力电压的不同，有三种模式：
Vg Vd/2：主要是由于界面态的产生引起迁移率的退化 Vg Vt, ：空穴陷阱的产生引起电流的增加，可以等效为沟 道尺度的缩短，同时界面态的产生会减少电流，二者作用会 部分抵消 Vg Vd ：主要退化是由于漏端陷阱俘获电子引起的，同时 界面陷阱的产生会加剧器件电流的退化
Net negative charges
Vg>0
• •
缺陷电荷屏蔽来自栅的电场 阈值电压改变
负电荷引起Vth正向移动 给定电压下漏电流降低
Id Before After trapping
Vg=5V
Vg=3V
Vg

Drain Avalanche Hot carrier (DAHC) Injection Channel Hot Electron (CHE) Injection Substrate Hot Electron (SHE) Injection Secondary generated hot electron (SGHE) injection
m I sub I d C / I W d DC
m I d I sub C / W I d DC
I sub I d log log C m log I W d DC


When VD>VG , the acceleration of channel carrier causes Impact Ionization . The generated electron –holes pair gain energy to break the barrier in Si-SiO2 interface
• 施主型 受主型
•
界面电荷的填充依赖于费米能级的位置
悬挂键
O O O
Ec Ef
Si Si
Si Si
Si Si
Si Si
Si Si
Ev
Vg<0
Vg>0
净正电荷
净负电荷

以nMOSFET为例 • Vg会改变费米能级，界面电荷会随Vg变化 • Id的下降幅度随Vg变大
Id
Before
After
Vg>0


Vg Vt ：氧化层中产生的大量陷阱俘获电子，主要位 于漏端附近；而空穴陷阱只有少量产生，离漏端有一点 距离 Vg=Vd/2：界面陷阱的产生起主要作用 Vg=Vd ：可以观察到氧化层正电荷，而界面陷阱将主 要限制pMOSFET的可靠性.

以上三种退化机制的共同作用，如负氧化层电荷、界面 陷阱、正氧化层电荷的产生，将决定pMOSFET热载流 子退化随时间的变化关系，即器件寿命

器件结构
◦ ◦ ◦ ◦
磷扩散漏区( PD) 结构（用于3m 64KDRAM ） 双扩散漏结构 ( Double Diffused Drain, DDD ) 轻掺杂漏结构 ( Light Doped Drain ,LDD ) 埋沟结构( Buried Channel , BC )

工艺
◦ 减少氧化层界面的硅－氢键数量 ◦ 改变栅绝缘层的成份, 提高电子进入绝缘层的功函数, 如采用氧化层表面氮化, Si-SiO2界面较难出现陷阱 ◦ 减少等离子损伤
Normal operation
Im sub Log ( m1) W Id
Q & A……
北京大学微电子学研究院 何燕冬


当电场强度大于105V/cm时，载流子从电场中获得 的能量使得载流子能量大于晶格能量，这种具有高 能量的载流子为热载流子。 当载流子的能量超过Si－SiO2势垒高度时，部分高 能载流子将越过Si－SiO2势垒进入SiO2，在栅氧化 层中产生界面陷阱和体陷阱，从而造成器件特性的 退化，这种效应称为热载流子效应。