长脖子基区通常选取 2~E31方（E约2 500欧E3 姆）
等位接触
E1 E2 E3 E4
为了使多个发射区处
于相同的基区电位C， 在多个发射区旁应设 B 计基区等位孔并用金 属覆盖。
B
C
长脖子基区
2009-3-15
韩良
12
7.1.1两管TTL与非门 6.多发射极晶体管的设计
④肖特基晶体管减小反向漏电流原理
关态：输入有低电平
A
T2
B
T1
T3
T1 深饱和，T2 、 T3截止
C
R3
输出高电平
VOH = VCC -VD - R2 IR2
2009-3-15
韩良
15
7.1.2 三管单元TTL与非门
2.特点
T2的作用：提高抗干扰能力 加快了导通速度
VCC
影响了截止速度
R1
R2 D
D 的作用：加快T3退饱和(截止)
C
T4
如VA = VIL, T1发射结必 然导通，导通后T1的基
R3
极电位被钳在
VB1= VIL+ VON=0.9V
F
控制T3饱和度
R3 的作用：为T3提供泄放通路
A
T2
（加快截止，对导通不利）
B
T1
T3
C
R3
扇出能力差，速度慢， 容性负载能力差
2009-3-15
韩良
16
7.1.2 三管单元TT电仍平没被能箝被位以降单低块输集出成的电逻路辑形摆式幅应用 图到大(c市规RR)将==场模0∞二时， 集时极,而 成，T管3是 电属不D常路于饱改作中O和为C简。，电门化速阻，逻度R速辑。快度单，慢元但，电低低路电电被平平应驱驱用动动在差强中。。
4. 瞬态特性
截止过程：
由于多射极晶体管T1的反抽作 用，T2迅速截止，输出电平上 升速度主要取决于IR2和负载电 容的大小。一般速度较快。
导通过程: 导通速度取决于输出晶体管
A B
T2基极驱动电流和负载电容 C
大小。前者一般较小，导通
速度慢。
2009-3-15
韩良
8
VCC R1 R2 F
T2 T1
⑤肖特基多发射极晶体管版图
为了使多个发射区处 于相同的基区电位， 在多个发射区旁应设 计基区等位孔并用金 属覆盖。
等位接触
肖特基二极管
2009-3-15
韩良
14
7.1.2 三管单元TTL与非门
1.结构及工作原理
开态：输入全为高电平或浮空
VCC
T1 反向有源，T2 、 T3饱和
R1
R2 D F
输出低电平 VOL = VCES3
一般可取R=100（抗饱和与非门）
VCC
VCC
VCC
F
F
RF
（a）
2009-3-15
韩良
（b）
17
T1
T3
（c）
7.1.3 四管单元TTL与非门
VCC
设电源电压VCC=5V,
输入信号的高、低电平
A B
R1
R2
R4
T3
T2 D F T1
分 V电IL别 压=0V为.O2VNV=I。H0=.P73V.N4。结V, 的开启 当输入有低电平时，
7.1.1 两管单元TTL与非门
5. 常用单元电路形式
图(b)提高了本级门低电平抗干扰能力，同时也 使输出低电平抬高。因此对后级门有一定要求。
图(c)输出高电平被箝位，使输出逻辑摆幅变低，
提高电平转换速度。静态功耗将增大。
VCC
VCC
VCC
（a）
2009-3-15
（b）
韩良
9
（c）
7.1.1两管TTL与非门 6.多发射极晶体管的设计
韩良
6
VCC
R1
R2 F
T1
T2
VW
单位:V
VL
Vi
VO0L.4VILV0IH.8 VOH VNML VNMH
Vo
4 单位:V
VDD
3
VOHmin VOLmax
VNMHmax VNMLmax
VIHmin VILmax
2 1
0 VO0L.4
Vi
0.8 VOH
VSS
VNML VNMH
7.1.1 两管单元TTL与非门
3.什么是OC门？它解决了什么问题？
2009-3-15
韩良
3
7.1.1 两管单元TTL与非门
1. 结构和工作原理 开态：输入全为高电平或浮空
VCC R1 R2 F
T1 反向有源 T2 饱和 输出低电平
( ) r VOL = VCESO2+ CES2 IR2 -IOL
A
B
T1
C
F=A.B .C
关态：输入有低电平
第七章双极型逻辑集成电路
§7-1 TTL与非门电路
TTL（Transistor Transistor Logic）——晶体管晶体管逻辑集成电 路是双极型集成电路的基础，是集成 电路产生最早的产品。
2009-3-15
韩良
2
思考题
1.各种结构的TTL与非门单元电路各自的 特点是什么？
2.各种结构的TTL与非门单元电路中各个 元器件的作用是什么？
①降低多发射极晶体管T1反 向漏电流的重要性
当输入端全接高电平时， 多发射极晶体管T1反向有源工 作，输入端产生与T1基极电流 A 成正比的输入漏电流，会引起 B 前级输出的高电平下降，严重 C 时会引起逻辑错误。
2009-3-15
韩良
10
VCC R1 R2 F
T2 T1
7.1.1两管TTL与非门 6.多发射极晶体管的设计
E BC
N+ P
N+
P+
N–-epi
P+
P-Sub
晶体管反向有源时，集电结正偏，由于肖特基 二极管正向压降低对集电结进行钳位，基极电流被 旁路掉，不会产生的反向漏电流。只有当基极电流 较大时才会有一部分流入基区产生的反向漏电流。
2009-3-15
韩良
13
7.1.1两管TTL与非门 6.多发射极晶体管的设计
②长脖子基区减小反向漏电流原理
B
E
BC
A
C
晶体管反向有源时，集电结正偏，基区寄生电 阻在基区引起电位差，基极电流很少进入内基区， 即引起晶体管效应的基极电流很小，因而产生的反 向漏电流很小。
2009-3-15
韩良
11
7.1.1两管TTL与非门 6.多发射极晶体管的设计
③长脖子基区多发射极晶体管版图
T2
T1 深饱和
T2 截止
输出高电平
V OH = V CC - R2 I OH
2009-3-15
韩良
4
7.1.1 两管单元TTL与非门 2. 电压传输特性
VCC Vo
4
R1
R2 F
3
A
B
T1
C
T2 2
1
F=A.B .C
0
2009-3-15
韩良
5
单位:V
Vi
0.4
0.8
7.1.1 两管单元TTL与非门
3. 抗干扰能力
从电压传输特性上可以看
A B
到，当输入信号偏离正常的
C
低(高)电平而升高(或降低)时， Vo
输改变出。的因高此(低，)电允平许并输不入是的立高刻、VOH
4 3
低电平信号各有一个波动范
2
围。在保证输出高、低电平
基本不变的条件下，输入电
1
平的允许波动范围称为输入
VOL
0
端噪声容限。
2009-3-15