实验一组合逻辑电路设计与分析1.实验目的（1）学会组合逻辑电路的特点；（2）利用逻辑转换仪对组合逻辑电路进行分析与设计。

2.实验原理组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决于同一时刻输入信号的取值组合。

根据电路确定功能，是分析组合逻辑电路的过程，一般按图 1-1 所示步骤进行分析。

组合逻辑电路逻辑表达式最简表达式真值表确切电路功能图 1-1组合逻辑电路的分析步骤根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2 所示步骤进行设计。

问题提出真值表逻辑表达式化简变换逻辑图图 1-2组合逻辑电路的设计步骤3.实验电路及步骤（1）利用逻辑转换仪对已知逻辑电路进行分析。

a.按图 1-3 所示连接电路。

XLC1U1A U2A74LS136D74LS04D U1C U2CU1B U2B74LS136D74LS04DB74LS136D74LS04DA图1-3 待分析的逻辑电路 Ab.在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出简化表达式后，得到如图 1-4 所示结果。

观察真值表，我们发现：当四个输入变量 A,B,C,D 中 1 的个数为奇数时，输出为 0，而当四个输入变量A,B,C,D中1 的个数为偶数时，输出为 1。

因此这是一个四位输入信号的奇偶校验电路。

图 1-4 经分析得到的真值表和表达式（2）根据要求利用逻辑转换仪进行逻辑电路的设计。

a.问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾探测器。

为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。

b.在逻辑转换仪面板上根据下列分析出真值表如图1-5 所示：由于探测器发出的火灾探测信号也只有两种可能，一种是高电平（ 1），表示有火灾报警；一种是低电平（ 0），表示正常无火灾报警。

因此，令 A、B、C 分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令 F 为报警控制电路的输出。

图 1-5 经分析得到的真值表（3）在逻辑转换仪面板上单击由真值表到处简化表达式的按钮后得到最简化表达式 AC+AB+BC 。

4.实验心得通过本次实验的学习，我们复习了数电课本关于组合逻辑电路分析与设计的相关知识，掌握了逻辑转换仪的功能及其使用方法。

初步掌握了软件multisim 的用法。

实验二编码器、译码器电路仿真实验1.实验目的（1）掌握编码器、译码器的工作原理。

（2）常见编码器、译码器的应用。

2.实验原理所谓编码是指在选定的一系列二进制数数码中，赋予每个二进制数码以某一固定含义。

例如，用二进制数码表示十六进制数叫做二—十六进制编码。

能完成编码功能的电路统称为编码器。

74LS148D 是常用 8 线— 3 线优先编码器。

在 8 个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。

其中7 端优先权最高，0 端优先权最低，其他端的优先权按端脚号的递减顺序排列。

~E1 为选通输入端，低电平有效，只有~E1=0 时，编码器正常工作，而在 ~E1=1 时，所以的输出端均被封锁。

E0 为选通输出端， GS 为优先标志端。

该编码器输入、输出均为低电平有效。

译码器是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号。

能够完成译码功能的电路焦作译码器。

74LS138D 属于 3 线—8 线译码器。

该译码器输入高电平有效，输出低电平有效。

3.实验电路及步骤3.1 电路（1）8—3 线优先编码器具体电路如图2-1 所示，说明如下：利用 9 个单刀双掷开关（J0 —J8）切换 8 位信号输入端和选通输入端（~E1 ）输入的高低电平状态。

利用 5 个探测器（ X1 —X5 ）观察 3 位信号输出端、选通输出端、优先标志段输出信号的高低电平状态（探测器亮表示输出高电平“ 1，”灭表示输出低电平“0）”。

（2）3—8 线译码器具体电路如图2-2 所示，说明如下：利用 3 个单刀双掷开关（ J1 —J3 ）切换二路输入端输入的高低电平状态。

利用8 个探测器（ X0 —X7 ）观察 8 路输出端输以信号的高低电平状态（探测器亮表示输出高电平“1，”灭表示输出低电平“0）”。

使能端 G1 接高电平， G2A 接低电平，G2B 接低电平。

3.2 步骤（1）8—3 线优先编码器实验步骤：a.按图 2-1 所示连接电路。

b. 切换 9 个单刀双掷开关（ J0—J8 ）进行仿真实验，将结果填入表 2.1 中。

输入端中的“1”表示接高电平，“0”表示接低电平，“×”表示接高低、电平都可以。

输出端中的“1”表示探测器亮，“0”表示探测器灭。

该编码器输入、输出均为低电平有效。

A2A1A0GS E0VDD5V5 V 5 V 5 V 5 V 5 VJ1U110D0A0911D1A17126Key = 0D2A213D31D4GS14J22D5EO153D64D75EIKey = 174LS148DJ3Key = 2J4Key = 3J5J9Key = 4J6Key = SpaceKey = 5J7Key = 6J8Key = 7GND图 2-1 8 —3 线优先编码器仿真电路输入端输出端~E1Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0GS E01××××××××11111 01111111111110 0111111101110101111110×110010 1 1 1 1 1 0××10 1 0 1 0 1 1 1 1 0 ×××10 0 0 1 0 1 1 1 0 × ×××0 1 1 0 1 0 1 1 0 × × ×××0 1 0 0 1 0 1 0 × × × ×××0 0 1 0 1 0×××××××01表 2.1 8— 3 线译码器真值表（输入高电平有效，输出低电平有效）（2）3-8 线译码器实验步骤：a. 按图 2-2 所示连接电路。

b. 切换 3 个单刀双掷开关（ J1 —J3）进行仿真实验，得到表 2.2 所示结果。

输入端中的“1”表示接高电平，“0”表示接低电平。

输出端中的“1”表示探测器亮，“0”表示探测器灭。

该译码器输入高电平有效，输出低电平有效。

VCC5VR1 R2 R31k Ω1k Ω 1k ΩX0X1X2X34.5 V4.5 V4.5 V4.5 VJ1U11 A Y0 15Key = A2 B Y1 14313CY2J2Y3 126 G1 11Y44 ~G2A Y5 105 9~G2BY6Y77Key = B74LS138DJ3X4X5X6X7Key = C4.5 V4.5 V4.5 V4.5 V图 2-2 3— 8 线译码器仿真电路输入端输出端G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y710000001111111 10000110111111 10001011011111 10001111101111 10010011110111 10010111111011 10011011111101 10011111111110表 2.23— 8 线译码器真值表（输入高电平有效，输出低电平有效）4.实验心得本次实验主要掌握编码器、译码器的工作原理，并掌握了如何利用基础编码器设计位数更高的编码器。

知道了各个管脚的功能与连接方式，进一步学习了multisim 软件的使用。

实验三触发器电路仿真实验1.实验目的（1）掌握边沿触发器的逻辑功能。

（2）逻辑不同边沿触发器逻辑功能之间的相互切换。

2.实验原理触发器是构成时序电路的基本逻辑单元，具有记忆、存储二进制信息的功能。

从逻辑功能上将触发器分为 RS 、D、 JK、T、 T’等几种类型，对于逻辑功能的描述有真值表、波形图、特征方程等几种方法。

功能不同的触发器之间可以相互转换。

边沿触发器是指只在 CP 上升沿或下降沿到来时接受此刻的输入信号，进行状态转换，而其他时刻输入信号状态的变化对其没有影响的电路。

集成触发器通常具有异步置位、复位功能。

74LS74D 是在一片芯片上包含两个完全独立边沿 D 触发器的集成电路。

对它的分析可分为以下三种情况：（1）无论 CP 、D 为何值，只要 1~CLR=0 ，~1PR=1 ，触发器置 0；只要 ~1CLR=1 ，~1PR=0 ，触发器置 1。

（“~”表示非）（2）当 ~1CLR=~1PR=0时为不允许状态、（3）当 ~1CLR=~1PR=1且 CP 处于上升沿时， Q nD0174LS112D是在一芯片上饱和两个完全独立边沿JK 触发器的集成电路。

对他的分析可分为以下三种情况。

（1）无论 CP 、J、K 为何值，只要 ~1CLR=0 ，~1PR=1 ，触发器置 0 ；只要 ~1CLR=1 ，~1PR=0 ，触发器置 1。

（“~”表示非）（2）当 ~1CLR=~1PR=0时为不允许状态。

（3）当 ~1CLR=~1PR=1且 CP 处于下降沿时， Q nJQ n KQ n。

1异步置位端异步置位端4U1AU2A4~1PR~1PR信号输入端21D1Q5信号输入端31J1Q5两个互补信号输出端时钟信号11CLK两个互补信号输入端时钟信号31CLK~1Q6K信号输入端21K~1Q6~1CLR~1CLR74LS112D15174LS74D异步清零端异步清零端图 4-2 74LS112D逻辑符号和引脚注解图4-1 74LS74D 逻辑符号和引脚注解3.实验电路及步骤3.1 电路（1） D 触发器仿真电路如图4-3 所示，说明如下：利用单刀双掷开关J1、 J2、J3 、J4 切换输入管脚的信号电平状态，利用探测器X1 观察输出管脚的信号电平状态。

用示波器查看输出管脚的信号波形。

表4.1 边沿 D 触发器 74LS74D 真值表输入端现态次态CP~CLP~PR D Q n Q n 100010101 11100 11111 VDD5V J1Key = A4U1AJ2~1PR21D1Q531CLK~1Q 6Key = BXSC1Ext Trig+_A B+_+_X15 V~1CLRJ3174LS74DJ4Key = CKey = Space V1500 Hz 5 V图 4-3 D 触发仿真电路3.2 步骤D触发器仿真电路实验步骤。