2016-6-12 数字电路实验报告姓名：***学号：*************班级：1401学院：电气工程学院专业：电气工程及其自动化目录实验一逻辑门电路的逻辑功能及测试 (2)实验二组合逻辑电路的设计（半加器与全加器） (6)实验三数据选择器及应用 (9)实验四触发器和计数器 (12)实验五脉冲的产生的与整形电路 (21)实验一逻辑门电路的逻辑功能及测试一．实验目的1．掌握了解TTL系列、CMOS系列外形及逻辑功能。

2．熟悉各种门电路参数的测试方法。

3. 熟悉集成电路的引脚排列，如何在实验箱上接线，接线时应注意什么。

二、实验仪器及材料1.数电实验箱、双踪示波器、数字万用表。

2.TTL器件：74LS00 二输入端四与非门 1片 74LS02 二输入端四或非门 1 片三．预习要求和思考题：1．预习要求：1）复习门电路工作原理及相应逻辑表达式。

2）常用TTL门电路的功能、特点。

3）熟悉所用集成电路的引线位置及各引线用途。

4）用multisim软件对实验进行仿真并分析实验是否成功。

四．实验原理1．本实验所用到的集成电路的引脚功能图见附录。

2．门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之间存在一定的逻辑关系。

TTL集成门电路的工作电压为“5V±10%”。

本实验中使用的TTL集成门电路是双列直插型的集成电路，其管脚识别方法：将TTL集成门电路正面（印有集成门电路型号标记）正对自己，有缺口或有圆点的一端置向左方，左下方第一管脚即为管脚“1”，按逆时针方向数，依次为1、2、3、4············。

如图 1—1 所示。

具体的各个管脚的功能可通过查找相关手册得知，本书实验所使用的器件均已提供其功能。

图1—1五.实验内容及步骤选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及GND不能连接错。

线连接好后经检查无误方可通电实验。

实验中需要改动接线时，必须断开电源，接好后检查无误再通电实验。

1. TTL门电路功能测试。

TTL与非门74LS00、和或非门74LS02分别按图1-2连线：输入端Ａ、Ｂ接逻辑开关，输入端Ｙ接发光二极管，改变输入状态的高低电平，观察二极管的亮灭，并将输出状态填入表1-1中：表1-1Multisim电路图：2.TTL门电路多余输入端的处理方法：将74LS00和74LS02按图示1-2连线后，A输入端分别接地、高电平、悬空、与B端并接，观察当B端输入信号分别为高、低电平时，相应输出端的状态，并填表1-2.表1-23.用与非门实现或非逻辑功能:̅̅̅̅̅̅̅̅̅̅̅̅,写出逻辑表达式，画出逻辑图，连线测试其功能，用74LS00实现与或非逻辑Y=AB+CD改变四输入信号A、B、C、D的输入状态，观察输出状态，填写逻辑真值表，总结用与非门实现其他逻辑功能的一般步骤。

逻辑表达式：̅̅̅̅̅̅̅̅̅̅̅̅Y=AB+CD逻辑图：Multisim电路图：逻辑真值表：用与非门实现其他逻辑功能的一般步骤:五．实验报告1．按各步骤完成各项实验内容。

2. 通过实验分析，总结用与非门实现其他逻辑功能的一般步骤。

答：写逻辑真值表，写出逻辑表达式，画出逻辑图，连线测试其功能。

实验二组合逻辑电路的设计（半加器与全加器）一、实验目的1.掌握组合逻辑电路的分析与设计方法。

2.熟悉组合逻辑电路的特点。

二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。

b) 参考元件：74LS86、74LS00。

三、预习要求及思考题1．预习要求：复习组合逻辑电路的分析和设计方法。

复习半加器、全加器的工作原理.根据设计任务要求，设计组合逻辑电路，画出逻辑图.用multisim软件对实验进行仿真并分析实验是否成功。

四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2. 用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡诺图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。

五、实验内容1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。

1）列出真值表,如下表2-1。

其中Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位；Si、Ci+1分别为本位和、本位向高位的进位。

表 2-1 全加器真值表1 0 1 0 11 1 0 0 11 1 1 1 12）由表2-1全加器真值表写出函数表达式。

3）将上面两逻辑表达式转换为能用四 2 输入异或门（74LS86）和四 2 输入与非门（74LS00）实现的表达式。

4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。

按图选择需要的集成块及门电路连线，将Ai、Bi、Ci接逻辑开关，输出Si、Ci+1接发光二极管。

改变输入信号的状态验证真值表。

5）画出实验电路连线示意图（multisim）：经过仿真，实验结果与理论值相等。

2.试用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。

（请按照设计步骤独立完成之）1）列出真值表，如下表2-2。

其中A、B、C代表三个变量，Y代表输出。

表2-2 3变量判奇电路2）由表2-23变量判奇电路真值表写出函数表达式。

Y=A ̅B ̅C+A ̅BC ̅+AB ̅C ̅+ABC3）将上面逻辑表达式转换为能用四 2 输入异或门（74LS86）实现的表达式。

Y=A⊕B⊕C4）画出逻辑电路图如图2-2，并在图中标明芯片引脚号。

5）画出实验电路连线示意图（multisim）：经过仿真验证，实验结果与理论值相等。

五、实验报告要求：1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。

2．设计3变量判奇电路时需写出真值表及得到相应输出表达式以及逻辑电路图。

3．总结中规模集成电路的使用方法及功能。

实验三数据选择器及应用一、实验目的1.熟悉中规模集成数据选择器的逻辑功能及测试方法。

2.学习用集成数据选择器进行逻辑设计。

二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。

b)参考元件：数据选择器74LS153一片。

三、实验预习要求及思考题1．预习要求：1）熟悉74LS153的工作原理及使用方法。

2）根据实验内容要求，写出设计的全过程，画出实验电路图。

3）用 multisim 软件对实验进行仿真并分析实验是否成功。

四、实验原理1.74LS153的引脚功能图见附录。

2.数据选择器数据选择器（multiplexer）又称为多路开关，是一种重要的组合逻辑部件，它可以实现从多路数据传输中选择任何一路信号输出，选择的控制由专列的端口编码决定，称为地址码，数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。

用数据选择器实现组合逻辑函数1）选择器输出为标准与或式，含地址变量的全部最小项。

例如四选一数据选择器输出如下：而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。

N 个地址变量的数据选择器，不需要增加门电路最多可实现N+1个变量的逻辑函数。

2）步骤：①写出函数的表准与或式，和数据选择器输出信号表达式。

②对照比较确定选择器各输入变量的表达式。

③根据采用的数据选择器和求出的表达式画出连线图。

五、实验内容1．验证74LS153的逻辑功能将双四选一多路数据选择器74LS153 接成的电路如图3-1所示,将A1、A0接逻辑开关，数据输入端D0～D3接逻辑开关，输出端Y接发光二极管。

观察输出状态并填表3-1。

表 3-1图 3-1实验电路连线示意图（multisim）：2．用双4选1数据选择器74LS153实现全加器1)写出设计过程。

2)画出接线图并在74LS153上连接好电路。

3)验证逻辑功能。

1）设计过程全加器真值表Ai Bi Ci Si Ci+10 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1得：其中AiBi ci̅+AiBiCi=AiBi(1+0)四选一数据选择器输出如下：对照比较确定选择器各输入变量的表达式得：A1、A0作为两个输入变量，即加数和被加数A、B，D0～D3为第三个输入变量，即低位进位Ci，1Y为全加器的和Si，2Y全加器的高位进位C i+1，则可令数据选择器的输入为：A1=A,A0=B,1DO=1D3=Ci，1D1=1D2=Ci̅，2D0=0,2D3=1,2D1=2D2=Ci，1Y=Si,2Y=C i+1;2)画出接线图并在74LS153上连接好电路。

74ls04为六反相器3)验证逻辑功能。

经仿真，实验结果与理论值相同。

六、实验报告要求：用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试；总结实验收获、体会。

实验四触发器和计数器一、实验目的1．熟悉基本RS触发器、D触发器、JK触发器的逻辑功能与特点。

2．了解二进制计数器工作原理。

3．掌握利用中规模集成电路计数器构成任意进制计数器的方法。

二、实验仪器及材料a)数电实验箱、双踪示波器、数字万用表。

b)参考元件：与非门74LS00、D触发器74LS74、JK触发器74LS76、四位二进制计数器74LS161。

三、预习要求和思考题：1．预习要求：1）触发器逻辑功能及其表示方法及触发方式。

2）根据指定的任务和要求设计电路,画出逻辑图及理论分析的工作波形,以便与实验比较3）用multisim软件对实验进行仿真并分析实验是否成功。

四、实验原理1．74LS00、74LS74、74LS161各引脚功能图见附录。

2．在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。

使用时，查清所用集成块的型号、外型及引线排列。

3．在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。

本实验采用74LS76双JK触发器，是下降边沿除法的边沿触发器。

J-K触发器使用时要查清引线排列，其特征方程为4．计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。

根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。

通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。