目录前言 (1)正文 (1)2.1设计目的和思想 (1)2.2数字电子钟基本设计原理及设计方法 (2)2.2.1时间计数单元设计 (4)2.2.2用74LS48和74LS90构成秒和分计数器电路 (8)2.2.3校时单元电路设计 (8)2.3数字电子钟的组装与调试 (9)致谢 (10)参考资料 (11)前言数字电子钟是日常生活中常见的一种工具，大到机场等公共场所的时间屏幕，小到我们的手表、闹钟等，而且其报时功能也给人们提供了方便，因此，了解报时电子钟的工作原理是很有必要的，也很有趣，因此我选择了这个题目—数字电子钟。

数字电路与逻辑设计课程的核心是时序逻辑电路、组合逻辑电路和触发器，这些也是我们学通信的的学生最基本要掌握的知识，通过实践可以加深对课本知识的理解，能够处理一些实际中的情况，因此这次数电课程设计，我选择了数字电子钟这个题目，虽然在日常生活中很常见，看起来也很简单，但是其中包含了很多学问。

在这个项目中，校时是一个很重要的模块，即要可以正常校时，又不能干扰到时间计数显示模块，而时间显示比较简单，用熟悉的芯片就可以做出来了，老师说过，对芯片等元器件的了解程度等于将军手中可以调动的兵力，掌握了芯片功能，也就掌握了主动权。

这次课程设计的选题—数字电子钟，不仅可以加深我对数字电路与逻辑设计课程的理解，也可以提高自己的动手能力以及实际中解决问题的能力，培养对这门课程的兴趣。

正文2.1设计目的和思想设计目的：1培养数字电路的设计能力；2掌握数字电子钟的设计、组装、和调试方法；3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力4、提高电路布局、布线及检查和排除故障的能力。

数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字电子时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们设计与制作数字时钟就是为了了解数字钟的原理，从而学会制作数字电子钟、且由于数字电子钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及使用方法。

且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理和使用方法。

2.2数字电子钟基本设计原理及设计方法数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。

主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。

振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。

秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。

计数器的输出分别经译码器送显示器显示。

由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。

如图1所示为数字钟电路系统的组成框图。

图1数字钟电路系统的组成框图振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。

通常选用石英晶体构成振荡器电路构成振荡器。

也可以由555定时器组成。

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

译码是指把给定的代码进行翻译的过程。

计数器采用的码制不同，译码电路也不同。

74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。

74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

显示器用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。

74LS48译码器对应的显示器是共阴极显示器。

显示电路的组成主要是数码管，数码管由7个发光二极管组成，行成一个日字形，它门可以共阴极，也可以共阳极，本设计中为共阴极七段显示LED数码管。

如图2七段数码管。

当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。

对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

图3是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。

图3共阴极LED数码管的原理图校时电路就是当数字钟走时出现误差时，需要校正时间。

校时电路实现对“时”“分”“秒”的校准。

在电路中设有正常计时和校对位置。

本实验实现“时”“分”的校对。

对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个由RS触发器组成的防抖动电路来控制。

如表2-1校时开关的功能表。

图2-1 校时开关的功能表2.2.1时间计数单元设计时间计数单元由时计数、分计数和秒计数等几个部分组成。

时计数单元为24数器计数，其输出为两位8421BCD码形式，分计数和秒计数单元为60进制计数器，其输出也为8421BCD 码。

本实验采取了用74LS48和74LS90芯片进行级联来产生60进制和24进制计数器。

74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED 七段共阴极显示数码管。

其功能是把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。

由74LS48和LED七段共阴极数码管组成一位数码显示电路。

若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。

在译码器输出与数码管之间串联的R为限流电阻。

当数字钟的计数器在CP脉冲的作用下，就应将其状态显示成清晰的数字符号，74LS48的管脚如图2-6。

在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。

BI是灭灯输入，可以使显示灯熄灭。

RBI是灭零输入，可以按照需要将显示的零予以熄灭。

BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。

74LS48的功能：74LS48的功能表如下表2-2所示：表2-2 74LS48 BCD七段译码驱动器功能表（1）译码功能：将LT，RBI和BI/RBO端接高电平，输入十进制数0~9的任意一组8421BCD 码（原码），则输出端a~g也会得到一组相应的7位二进制代码（74LS48驱动共阴极，输出3FH、06H、5BH…；74LS47驱动共阳极，输出COH、F9H、A4H…）。

如果将这组代码输入到数码管，就可以显示出相应的十进制数。

（2）试灯功能：给试灯输入加低电平，而BI/RBO端加高电平时，则输出端a~g均为高电平。

若将其输入数码管，则所有的显示段都发亮。

此功能可以用于检查数码管的好坏。

（3）灭灯功能：将低电平加于灭灯输入时，不管其他输入为什么电平，所有输出端都为低电平。

将这样的输出信号加至数码管，数码管将不发亮。

（4）动态灭灯功能：RBI端为灭零输入端，其作用是将数码管显示的数字0熄灭。

当RBI=0，且DCBA=0000时，若LT=1，a~g输出为低电平，数码管无显示。

利用该灭零端，可熄灭多位显示中不需要的零。

不需要灭零时，RBI=1。

译码显示电路由共阴极译码器74LS48和七段数码管LED组成。

如图4译码显示电路。

图5 74LS90引脚图通过不同的连接方式，74LS90可以实现四种不同的逻辑功能，而且还可借助R01、R02对计数器清零，借助S91、S92将计数器置9。

其具体功能详述如下：(1)计数脉冲从INA输入，Q A作为输出端，为二进制计数器。

(2)计数脉冲从INB输入，Q D Q C Q B作为输出端，为异步五进制加法计数器。

(3)若将INB和Q A相连，计数脉冲由INA输入，Q D、Q C、Q B、Q A作为输出端，则构成异步8421码十进制加法计数器。

(4)若将INA与Q D相连，计数脉冲由INB输入，Q A、Q D、Q C、Q B作为输出端，则构成异步5421码十进制加法计数器。

(5)清零、置9功能。

a)异步清零当R01、R02均为“1”，S91、S92中有“0”时，实现异步清零功能，即Q D Q C Q B Q A＝0000。

置9功能当S91、S92均为“1”；R01、R02中有“0”时，实现置9功能，即Q D Q C Q B Q A＝1001。

2.2.2用74LS48和74LS90构成秒和分计数器电路秒个位计数单元为10计数器，无需进制转换，只需将Q A与INB相连即可。

INA与1HZ 秒输入信号相连，Q D可作为进位信号与十位计数单元的INA相连。

秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为6进制计数器的电路连接方法为：将Q B ，Q C分别与两个清零端R01，R02相连接。

Q C可作为进位信号与分个位的计数单元的INA相连，如下图6计数器图6计数器2.2.3校时单元电路设计当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。

对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数，所以，必须要有两个控制开关分别控制分个位和十个位的脉冲信号。

在校时时，应截断分个位或者时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图7为校“时”、校“分”电路。

其中S1为校“分”用的控制开关，S2为校“时”用的控制开关。

图7校“时”、校“分”电路2.3数字电子钟的组装与调试由图8数字电子钟电路图所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。

这里的每一级是指组成数字中的各个功能电路。

级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。

如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。

通常用几十微法的大电容与0.01μF的小电容相并联。