输出方程为: (2) 该逻辑电路状态转换真值表如表4-2所示。
表4-2 状态转换真值表
*CP=1代表有效，CP=0代表无效。
(3) 功能分析并画时序图：当现态为Q3nQ2nQ1nQ0n=0000时，且第一 个CP0脉冲下降沿到来时，CP0=CP=1有效，所以状态方程中仅Q0n+1= Q0n有效，且Q0n+1=1；CP1=Q0n=0无效；CP2=Q1n=0无效；CP3=Q0n=0无 效。所以当第一个时钟脉冲下降沿到来后，四个触发器的状态为 Q3n+1Q2n+1Q1n+1Q0n+1=0001。 当现态为0001时，且第二个CP0脉冲下降沿到来时，CP0=CP=1 有效，使Q0n+1=Q0n=0 ；由于Q0n出现下降沿， CP1=Q0n=1有效，所以 使状态方程Q1n+1=Q3n Q1n =1；CP2 =Q1n =0无效，Q2n+1保持不变； CP3=Q0n=1有效，Q3n+1=Q3n Q2n Q1n=0。第二个时钟脉冲下降沿到来 后，四个触发器的状态为Q3n+1Q2n+1Q1n+1Q0n+1=0010。以此类推。 当现态为Q3nQ2nQ1nQ0n=0111时，且第九个CP0脉冲下降沿到来 时，CP0=CP=1有效，所以状态方程中Q0n+1=1 ；CP1=Q0n有效，根据 其状态方程得Q0n+1=0；CP2=Q1n=0无效，Q2n+1=0；CP3=Q0n=1有效， Q3n+1=Q3n Q2n Q1n=1。第九个时钟脉冲下降沿到来后，各触发器的状 态为Q3n+1Q2n+1Q1n+1Q0n+1=1001 ，同时输出方程CO=Q3nQ0n=1，产生进 位。
(4) 根据状态转换真值表画状态转换图，如图4-3。
011 Q 2Q 1Q 0
101
110
111
000
001
010
100
图4-3
(5) 功能分析 电路有四个有效状态，四个无效状态，为四进制加法计数器， 能自启动。所谓自启动是指当电路的状态进入无效状态时，在CP信 号作用下，电路能自动回到有效循环中，称电路能自启动，否则称 电路不能自启动。 上例中,状态101、110、011、111均为无效状态，一旦电路的状 态进入其中任意一个无效状态时，在CP信号作用下，电路能的状态 均能自动回到有效循环中，所以电路能自启动。例如若电路的状态 进入101或110时，只需一个CP上升沿，电路的状态就能回到010或 100；若电路的状态进入011或111时，只需两个CP上升沿，电路的状 态就能回到100。
想一想:
参照例4.1题做法，试分析图4-4所示时序 电路构成了几进制计数器，并画出状态转换图。
图4-4
读一读：
异步时序逻辑电路中，各触发器的CP时钟脉冲是独立的，所以 在分析电路时，首先写出各触发器的CP时钟脉冲的方程，再确定各 触发器的状态方程并注明状态方程何时有效。在计算状态表时，要 给予充分重视。其它步骤与同步逻辑电路的分析方法类似。 例4.2 分析图4-5所示异步时序逻辑电路的功能。
想一想:
1.时序逻辑电路与组合逻辑电路在逻辑功能和电 路结构上各有什么特点？ 2.在时序电路中，时间量tn+1，tn各是怎样定义 的？描述时序电路功能需要几个方程，它们各表 示什么含义？ 3.时序逻辑电路的分类有哪几种? 同步时序逻辑 电路和异步时序逻辑电路有什么不同？
读一读：
同步时序逻辑电路的分析是指根据给定的时序电路，分析其逻 辑功能。时序逻辑电路分析的一般步骤： (1) 求时钟方程、驱动方程。 (2) 将驱动方程代入特性方程，求状态方程。 (3) 根据状态方程进行计算，列状态转换真值表。 (4) 根据状态转换真值表画状态转换图。 (5) 分析其功能。 例4.1 分析图4-2时序逻辑电路的功能。
学习情境四 流水彩灯的制作
曹莹
项目4 流水彩灯的制作

任务一 同步计数器电路的制作
任务二 任意进制计数器的制作 任务三 555定时器构成振荡器的应用 任务四 流水彩灯的制作


任务一 同Βιβλιοθήκη 计数器电路的制作任务目标：
1.时序逻辑电路的基本概念及分类。 2.同步和异步时序逻辑电路的分析方法。 3.叙述计数器的逻辑功能及原理。 4．用D触发器和JK触发器实现同步计数器。
图4-2
解：(1) 求时钟方程、驱动方程 时钟方程：CP0=CP1=CP2=CP （同步时序电路） 驱动方程： (2) 将驱动方程代入特性方程，得状态方程
(3) 根据状态方程进行计算，列状态转换真值表。依次设定电 路的现态Q2Q1Q0，代入状态方程计算，得到次态（如表4-1）。
表4-1 状态转换真值表
时序逻辑电路的特点是电路在某一时刻的输出不仅与输入各变量 的状态组合有关，还与电路原来的输出状态有关。因此它具有记忆功 能。从电路结构上看，时序逻辑电路的输入输出之间有反馈，主要由 组合逻辑电路和存储电路组成。根据存储电路中各个触发器状态变化 的特点，时序电路又可分为同步时序电路和异步时序电路两大类。在 同步时序电路中，所有的触发器的变化都是在同一个时钟信号作用下 同时发生的；而在异步时序电路中，各触发器的时钟信号不是同一个， 有先有后，因而触发器的变化也不是同时发生，也有先有后。常见的 时序电路有寄存器、计数器等。时序逻辑电路一般结构框图如图4-1 所示，图中X代表时序电路的输入变量，Y代表时序电路的输出变量， D代表存储电路的驱动信号，Q代表存储电路的输出状态，CP是时钟脉 冲，(在时序电路中均有CP时钟信号)。
图4-1 时序逻辑电路方框图
存储电路的输出与组合逻辑电路的输入信号 共同决定时序逻辑电路的输出，根据图4-1写出各 种方程如下： 1．存储电路输入端的方程： 驱动方程 D = F1(X，Q n ) 2．时序逻辑电路的输出方程： 输出方程 Y = F2(X，Q n ) 3．由时序电路信号与存储器原态组成方程： 状态方程 Qn+1 = F3(D，Q n ) 状态方程是把驱动方程代入相应触发器的特性方 程所得方程式。
图4-5
解：(1) 根据时序逻辑电路可见，属异步时序逻辑电路。从而写出 下列方程：
驱动方程：J0 =K0 =1； J1= ， K1=1 ； J2 =K2 =1； J3=Q1nQ2n ， K3=1 ； 根据JK触发器特性方程 Q n+1 = J + Q n 分别将各驱动方程代入特性方程得状态方程，并注明各状态 方程的有效时刻。 下降沿有效； 下降沿有效； 下降沿有效； 下降沿有效； , , ,