超大规模集成电路设计方法学试题及解答
一、名词解释与理解：（20分）
摩尔定律、导通集合C ON、断开集合COFF、无关集合CDC、蕴涵体、逆（反）向设计方法。

答：
摩尔定律：由Intel公司创始人之一的Gordon Moore于1960年提出，1965年发表，并于1971年得到第一次公开验证的一条关于集成电路制造的预言，其具体表述为：集成电路的功能随着时间呈指数增长，即每过18个月，微处理器处理能力增加一倍而价格不变（即集成度按18个月翻番）。

导通集合CON：使某位输出为1的输入序列的集合为该输出位的导通集合。

断开集合COFF：使某位输出为0的输入序列的集合为该输出位的断开集合；
无关集合CDC：使某输出为X的输入序列的集合为该输出位的无关集合；
蕴涵体：包含导通集合中所有顶点而不含断开集合中任一顶点的覆盖称为导通覆盖，在导通覆盖中的每一个多维体称为蕴涵体，每个蕴涵体必须至少包含一个属于导通集合的顶点。

最小的蕴涵体就是导通集合中的一个顶点。

逆（反）向设计方法：逆向设计是在剖析他人设计的基础上进行某种修改或改进一种设计方法；对于逆向设计，无论是“自顶向下”还是“由底向上”，开始都要对成品的芯片进行版图解剖、电路图提取和功能分析这几步。

二、论述题：
1.试述有通道门阵列法、门海法和标准单元法的基本单元结构、特点。

（15分）答：
有通道门阵列法包含有单元行、布线通道及压焊块这三个基本元素。

其特点是：各个单元完全相同，通道的高度是固定的，基片四周布有固定数目的输入/输出单元和压焊块，在使用时我们只需定义连线即可。

由于要保证单元之间的布线具有100%的布通率，希望有较宽的通道，但这会导致无用的直线区域，因而浪费硅面积。

门海法是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，宏单元之间采用栅隔离技术，而且无事先确定的布线通道区，宏单
元之间的连线将在无用的有效器件区上进行。

门海法具有门利用率较高、集成密度较大、布线灵活和保证布线布通率等方面的优点，并能实现存储器这类电路。

但不足之处是它仍有布线通道，而且增加布线通道只能是基本单元高度内所含通道的整数倍数，造成面积浪费；另外布线通道下的晶体管不能再用来实现逻辑，因此门的利用率仍不是很高。

标准单元法是库单元设计方法中的一种，其基本单元结构包括三部分，分别是四周的I/O单元和压焊块、单元部分以及布线通道。

标准单元法的特点是各个单元具有同一高度（指版图尺寸），但宽度不等。

2.在IC设计过程中，通常分为3个设计层次，即系统级（行为）、逻辑级（电
路）和版图级（物理），简单描述设计过程及相应的设计软件；并较详细地阐述一种你所熟悉软件的功能和特点。

（15分）
答：
系统级（行为）设计即确定该VLSI芯片的功能、性能及允许的芯片面积和成本
3.试从逻辑集合、多维体、质蕴涵体集合、覆盖的最小化，阐述逻辑综合的基
本思路。

（15分）
答：逻辑综合的出发点是一个多输入、多输出的真值表，由真值表得到逻辑函数的三种集合，导通集合C ON、断开集合C OFF和无关集合C DC。

逻辑综合的目标是找到一个具体的逻辑结构来实现逻辑函数的功能，这逻辑结构体现为一个合适的覆盖C。

而这个覆盖的质量则是逻辑综合的关键。

通过减少组成覆盖的多维体的个数，可以减少“与”门的个数；减少“与”阵列中0和1的个数，增加X的个数，可减少“与”门的输入端数；减少“或”阵列中1的数目可以减少“或”门的输入端数。

元件输入端数的减少，可使元件的尺寸减小，也使前级的扇出减少，连线数减少，有利于提高速度，降低布线困难。

所有这些考虑主要涉及两个问题，一是要设法得到逻辑函数的全部质蕴涵体的集合，二是从质蕴涵体集合中选出必要的质蕴涵体的最佳组合构成理想的覆盖。

得到的质蕴涵体集合中不包含任何非蕴涵体，也不包含任何非质蕴涵体，但其中还可能存在某些冗余成分，因此一般只把质蕴涵体集合作为初始覆盖。

这时我们需要消除覆盖中的冗余成分，主要有以下三个过程：冗余的判断，冗余蕴涵体的删除，冗余连线的删除。

消除冗余的过程也就是覆盖最小化的过程。

这就是整个逻辑综合的基本思路。

4.已知一个逻辑集合T为：（15分）
⎥⎥⎥⎥⎥⎥⎥⎥⎦
⎤⎢⎢⎢⎢⎢⎢⎢⎢⎣⎡∙∙∙∙∙∙=01010111010001011101010001001001000X T
（1） 写出导通集合C ON 、断开集合C OFF 和无关集合C DC
（2） 用多维体y1、y2、y3表示导通集合C ON
（3） 由导通集合C ON 写出布尔方程
答：
（1）⎥⎥⎥⎥⎥⎥⎥⎥⎦⎤⎢⎢⎢⎢⎢⎢⎢⎢⎣⎡∙∙∙∙∙∙=010101110100001011101010001001001000ON C ， ⎥⎥⎥⎥⎥⎥⎥⎥⎦
⎤⎢⎢⎢⎢⎢⎢⎢⎢⎣⎡∙∙∙∙∙∙=101101001100010011010010110001110000OFF C ， ⎥⎥⎥⎦⎤⎢⎢⎢⎣⎡∙∙∙=111111111110100011DC C
（2）
（3）⎪⎪⎩⎪⎪⎨⎧=+++==+=+=1
32132132132132132132123213211x x x x x x x x x x x x x y x x x x x x
x x y x x x x x x y
5. （1）如下图（a ）所示为有通道门阵列结构中某一器件的内连图，试画出该
器件的MOS 管级电路：（10分）
（a）
答：
（2）图（b）为D触发器门级逻辑图，试将该逻辑在图（c）的有通道门阵列结构中实现（10分）
（b）
（c）。