数字电子技术实验报告学院：工程学院 专业：※※※ 姓名： ※※※ 学号： ※※※指导教师：※※ 时间： 2013.12.10目录实验一 2位二进制乘法器 (1)一、实验要求： (1)二、实验原理： (1)三、实验分析 (1)四、实验电路(如图1-7）： (4)五、仿真结果： (4)六、注意事项： (6)实验二可控加/减法 (7)一、实验要求： (7)二、实验原理： (7)三、实验分析： (7)四、实验电路： (11)五、仿真结果： (13)六、注意事项： (14)实验三可控乘/除法 (15)一、实验要求： (15)二、实验原理： (15)三、实验分析： (15)四、实验电路： (19)五、仿真结果： (20)六、注意事项： (21)实验四模拟信号可控乘除法 (22)一、实验要求： (22)二、实验原理： (22)三、实验分析： (24)四、实验电路 (26)五、仿真结果： (27)六、注意事项： (32)实验五自动控制增益电路 (33)一、实验要求： (33)二、实验原理： (33)三、实验分析： (34)四、实验电路： (35)五、仿真结果： (36)六、注意事项： (39)参考文献 (40)总结 (41)实验一2位二进制乘法器一、实验要求：用加法器实现两位二进制数的乘法。
二、实验原理：设两位二进制数分别为A1A0和B1B0，就跟我们平常进行手工乘法一样，我们需要列乘式，则它们之间的乘法可用如下计算表示（如图1-1）：图1-1 二进制数间乘法图所以我们如果实现了两个一位二进制的相乘，再利用加法器就可以得出结果，而两个位二进制的乘法即与运算。
三、实验分析乘法的相乘利用与门实现，比如74LS08，然后将乘出的结果进行相加可以利用加法实现，比如四位加法器74LS283。
74LS08只是含有4个独立的与门，没有什么需要深入分析的。
74LS283是快速进位集成4位加法器，所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输出端。
超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号。
这种加法器比串行进位加法器速度快了不少。
74LS283是由4个全加器构成的，全加器的结构图如下图1-2：1位二进制数和1位二进制数相加低位来的进位高位进位图1-2 全加器的结构图全加器真值表如表1-1全加器的逻辑图如图1-2：表1-1 全加器真值表图1-3-全加器在实现了74LS283实现了相加之后，我们还需要考虑结果输出，我们拟采用7段数码管输出。
既然用了7段数码管，就要考虑用共阴还是共阳，其实这两种没有什么本质区别，共阴即二极管的负极接到一起，COM端(公共端)给高电平点亮；共阳即二极管的正极接到一起，COM端(公共端)给低电平点亮。
所要注意的是译码器的选择不同，7段共阳数码管需要74LS47译码，7段共阴数码管需要74LS48译码。
选择数码管和与之相应的译码器即可。
74LS47与7段共阳数码管连接方式，以及其数码管十六进制显示对应图形如图1-4：如图1-4 数码管十六进制显示对应图形为保证数码管正常工作，数码管的COM端(公共端)需要连接一个电阻限流，大概10K。
其中74LS08芯片内含有4个与门，加法器74L S283为4为二进制加法器，所以用一片74LS08和一片74LS283即可实现两位二进制数的乘法电路。
四与门74LS08如图1-5：图1-5 四与门74LS08加法器74LS283如图1-6：图1-6 加法器74LS283四、实验电路(如图1-7）：图1-7 实验电路五、仿真结果：1、01 * 01 = 1 （如图1-8）图1-8 01 * 01 = 1的仿真结果图1-9 10 * 01 = 2的仿真结果3、01 * 11 = 3（如图1-10）图1-10 01 * 11 = 34、10 * 11 = 6（如图1-11）图1-11 10 * 11 = 6图1-12 11 * 11 = 9六、注意事项：1、数码管与译码器的选择：应注意7段共阴数码管应该用74LS48译码，7段共阳数码管应该用74LS47译码。
2、由于74LS系列的芯片输出电流不小，所以7段数码管的公共端应接限流电阻，阻值在1K到10K之间即可，否则数码管会因为电流过大而烧毁。
3、7段数码管除了A、B、C、D、E、F、G、DP这8个管脚以外，还有两个COM端(公共端)，在数码管内部这两个管脚实际上是连在一起的，焊接时只需要连其中一个即可。
实验二可控加/减法一、实验要求：用加法器实现加/减法电路，其中步长要求为3、6、9，而且为一键可控，加/减法的范围为0-99，显示最好用十进制显示。
二、实验原理：加法可以利用加法器实现，而对于减法，我们也可以利用加法器实现，即加上相应的补码即可。
我们可以用控制电路和计数器实现步长变换，再用加法器实现加减电路（其中减法为加其补码）。
三、实验分析：步长要求3、6、9，其中3的二进制表示为0011，6的二进制表示为0110，9的二进制表示为1001，从它们的二进制特征入手，1001循环左移1位即为0011，0011循环左移1位即为0110，我们可以利用双向移位寄存器进行移位实现，比如74LS194。
加/减法部分我们可以利用加法器加上其原码或补码来实现，二进制的补码等于其反码加一，而我们又知道一位二进制数与1相异或就是取反，然后再加1就可以得到它的补码，与0相异或就等于它本身。
利用这个性质我们可以实现其加减的控制。
用到的异或门比如74LS32。
要实现持续的加/减法，我们就需要将上一次的结果锁存起来，然后再一次输入到输入端，这就要用到锁存器，比如8位数据锁存器74LS273。
我们在实验箱上连线检查时，老师提出了一个清零要求，即在加/减过程中可以随时清零，然后重新开始加/减，另外计数范围在0-99之间，所以加到99时也应该自动清零。
这个功能是在实验箱上没有实现的，在后来焊接的板子上我们另加了清零功能。
根据结果到99或者超过99清零，我们采用了四输入与非门74LS20，通过逻辑门的的运算，然后加到74LS273的CLR端(清零端)。
当加数为3时，最多可以正好加到99，再加3即为102，为了保持住99这一状态，我们采用了到102时立即清零，102的二进制表示为01100110，所以将4个1的位直接输入到四输入与非门的输入端，实现清零。
当加数为6时，可以加到96，再加6即102，和加3时情况一样，不在讨论。
当加数为9时，加到99时，再加9即为108，所以我们采用到108时立即清零，108的二进制表示为01101100，所以将4个1的位直接输入到另一个四输入与非门的输入端，实现清零。
这样总共就用到了两个4输入与非门，当加到102或者108时候都清零，因此再用一个与门实现即可。
总体来说，清零功能用到了2个四输入与非门74LS20和一个与门74LS08。
由于74LS195和74LS273都属于时序电路芯片，所以电路整体需要一个时钟脉冲来形成同步时序电路。
我们不想用实验箱上的脉冲，所以我们设计了一个秒脉冲产生电路。
由于加/减的速度不能过快，否则会看不清，所以我们拟定脉冲的频率为1S。
由于石英晶振的频率都基本固定，最低的也有几十KHz，所以我们采用时钟分频来产生秒脉冲。
CD4060是一个14级计数(分频)芯片，查阅资料得32.768K的晶振经过14级分频以后大概是2Hz左右，所以在需要经过一个D触发器(1位二进制计数器)即可实现2分频，从而得到秒脉冲。
又因为步长控制为一键可控，所以需要一个按键脉冲，即按一下来一个脉冲，因为我们只需要上升沿即可，所以这个可以通过单片机的复位电路来实现，比较容易得到。
基本功能都实现以后，我们需要考虑的是74LS47的输入为4位BCD码，所以我们要将加/减出来的二进制数转换为BCD码，再输入到74LS47共阳译码器的输入端，才能显示正确的数字。
在此，我们提出了两种方案。
方案1：在电路内部进行BCD码转换，数字0-9的二进制表示与BCD码表示相同，数字10-15的二进制表示与BC D码表示之间的关系是：BCD = Binary + 6。
二进制码转换成BCD码的转换真值表如表2-1B11111111表2-1 二进制码转换成BCD码的转换真值表方案2：利用二进制转BCD码的芯片，即74LS185，这个芯片的功能是5位二进制转7位BCD 码，我们所需要的是将8为二进制转为BCD码，所以我们需要3片74LS185进行级联。
电路图如图2-1：图2-1 3片74LS185的级联图2-2 74LS32 74LS194如图2-3：图2-3 74LS194 74LS283如图2-4：图2-4 74LS283图2-574LS273四、实验电路：1、秒脉冲产生电路（如图2-6）：图2-6 秒脉冲产生电路2、按键脉冲电路（如图2-7）：图2-7 按键脉冲电路3、主体电路：方案1（如图2-8）：图2-8 方案一的主体电路方案2：控制电路部分（如图2-9）：图2-9 方案二的控制电路部分二进制转BCD码显示部分（如图2-10）：图2-10 方案二的二进制转BCD码显示部分五、仿真结果：1、加/减3（如图2-11）：图2-11 加/减3的仿真结果2、加/减6（如图2-12）：图2-12 加/减6的仿真结果3、加/减9（如图2-13）：图2-13 加/减9的仿真结果最后，考虑到第三个实验可控乘/除法也需要用到显示部分，所以我们在实际电路板中采用了方案2，即用74LS185来将二进制转换为BCD码。
六、注意事项：1、在作加法时，第一个74LS283的CO端(进位输入端)一定要接地，否则TTL型管脚悬空为高电平，会导致相加错误。
2、在显示电路部分，74LS185的使能端一定要接高电平，否则74LS185不会正常工作。
另外，第三个74LS185的E端一定要接地，否则显示不正常。
实验三可控乘/除法一、实验要求：用移位寄存器实现可控乘/除法电路，其中步长要求为2、4、8，而且为一键可控，乘/除范围为0-64，显示最好用十进制显示。
二、实验原理：乘/除法我们可以通过移位寄存器实现，乘2即左移1位，除2即右移1位，步长部分我们也可以利用移位寄存器实现2、4、8的转换。
三、实验分析：步长要求2、4、8，2的二进制表示为0010，4的二进制表示为0100，8的二进制表示为1000，我们可以很容易观察出依次左移一位即可实现补偿控制。
我们可以利用移位寄存器实现，比如双向移位寄存器74LS194.乘2即将该二进制数左移一位，除2即将该二进制数右移一位，利用该性质，我们可以实现乘/除4、8，4即左/右移两位，8即左/右移三位。
对于一次移两位即以上的我们可以利用分频器实现，即移2位我们就将其2分频，移3位我们就将其3分频，比如74LS194构成的扭环形计数器。