南京理工大学电子电工综合实验II2015/10/02一、实验要求实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。

二、实验内容1.应用CD4511BCD 码译码器、LED 双字共阴显示器、300Ω限流电阻设计、安装调试四位BCD 译码显示电路实现译码显示功能。

2.应用NE555时基电路、3k Ω、1k Ω电阻、0.047μF 电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率 f 1=1Hz f 2=2 Hz f 3≈500 Hz f 4≈1000 Hz ）。

3.应用CD4518BCD 码计数器、门电路设计、安装、实现00′00″——59′59″时钟加法计数器电路。

4.应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时f 2=2H Z ）。

设计安装任意时刻清零电路。

5.应用门电路设计、安装、调试报时电路59′53″， 59′55″，59′57″低声报时（频率f 3≈500Hz ），59′59″高声报时（频率f 4≈1000Hz ），整点报时电路，233"59'59"55'5959'53"H f f f ⋅+⋅+⋅=。

三、实验元件清单1、 集成电路：NE5551片 (多谐振荡) CD4040 1片 （分频）CD4518 2片 （8421BCD 码十进制计数器） CD4511 4片 （译码器） 74LS00 3片 （与非门） 74LS20 1片 （4输入与非门） 74LS21 2片 （4输入与门） 74LS741片（D 触发器）2、 电阻：1K Ω 1只 3K Ω 1只 330Ω28只3、 电容：0.047uf1只4、 共阴极双字屏显示器两块。

四、实验器件引脚图及功能表 1.NE555(1)引脚布局图：12345678NE555VccDTH COGND TR OUT RD（2）逻辑功能表：2.CD4040（1）引脚布局图：12345616151413121178910CD4040V DDQ 11Q 10Q 8Q 9CR CP Q 1Q 12Q 6Q 5Q 7Q 4Q 3Q 2Vss（2）逻辑功能说明：CD4040是一种常用的12分频集成电路。

当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路 中利用其与NE555组合构成脉冲发生电路。

其内部结构图如图4所示。

引脚图如图3所示，其中V DD 为电源输入端，V SS 为接地端，CP 端为输入端CR 为清零端，Q 1~Q 12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。

3.CD4518（1）引脚布局图：12345616151413121178910CD4518V DD2CR 2Q 42Q 32Q 22Q 12EN 2CP1CP 1EN 1Q 11Q 21Q 31Q 41CR Vss（2）逻辑功能表：4.CD4511（1）引脚布局图：12345616151413121178910CD4511V DDf g a b c d eD 2D 3LT BI LE D 4D 1Vss（2）逻辑功能表：5.74LS00（1）引脚布局图：123457698101112131474LS00Vcc4B4A4Q3B3A3QGND 2Q 2B 2A1Q 1B 1A（2）逻辑功能表：123457698101112131474LS20Vcc2D2CNC2B2A2QGND 1Q 1D 1CNC 1B 1A（2）逻辑功能表：7．74LS21（1）引脚布局图：123457698101112131474LS21Vcc2D2CNC2B2A2QGND 1Q 1D 1CNC 1B 1A（2）逻辑功能表：123457698101112131474LS74Vcc2RD2D 2CP 2SD2Q 2QGND 1Q 1Q 1SD1CP1D 1RD（2）逻辑功能表：9.共阴极双字屏两块：（1）引脚布局图：123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND2（2）逻辑功能表：五、电路各单元原理图以及设计过程1.整体电路设计原理整个电子计时器由显示译码电路、计时电路、脉冲发生电路、校分电路、清零电路和报时电路组成。

显示译码电路把BCD码转化为7段数码管显示码传向数码管，计时电路在脉冲信号激励下，配合清零电路完成60进制计时功能，脉冲发生电路负责产生脉冲并分频，在分频电路中可以得到本电路需要的1Hz、2Hz、500Hz、1000Hz信号，校分电路在拨下开关时实现停秒，分以2Hz计数功能，清零电路负责实现60进制并拨下开关实现全部清零；报时电路实现59′53″， 59′55″，59′57″低声报时（频率f3≈500Hz），59′59″高声报时（频率f4≈1000Hz）的功能。

其原理框图如下：电路总逻辑原理图（在Multisum中模拟成功）：电路总引脚连接图：2.脉冲发生电路 电路逻辑原理图：电路引脚连接图：2Hz输出矩形波周期：t p1＝τc ln3＝1.1RC t p2 ＝τfd ln2≈0.7R 2CT ＝t p1＋t p2＝0.7（R 1＋2R 2）C将图中电阻和电容的数值代入上式，可得T=0.228ms ，即。

在经过CD4040的分频之后，即可得到频率大约为1Hz 的时钟信号。

3.译码显示电路 电路逻辑原理图：电路引脚连接图：12345616151413121178910CD4511V f g a b c d eD D LT BI LE D D Vss12345616151413121178910CD4511V f g a b c d e D D LT BI LE D D Vss123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND212345616151413121178910CD4511V f g a b c d e D D LT BI LE D D Vss12345616151413121178910CD4511V f g a b c d eD D LT BI LE D D Vss123456789101112131415161718e1d1c1DP1e2d2g2c2DP2f1g1a1b1GND1f2a2b2GND2这部分的电路就是将CD4511的对应拐脚连接到双字数码显示器上，CD4511的输入端对应连接到CD4518 BCD 码输出端。

将LT 、BI 端连接1，LE 端连接0即可实现显示功能。

330Ω的电阻是以防电流过大使数码管烧毁。

电路逻辑原理图：电路引脚连线图：12345616151413121178910CD4518V DD2CR 2Q 42Q 32Q 22Q 12EN 2CP1CP 1EN 1Q 11Q 21Q 31Q 41CR Vss12345616151413121178910CD4518V DD2CR 2Q 42Q 32Q 22Q 12EN 2CP1CP 1EN 1Q 11Q 21Q 31Q 41CR VssDC1Hz 信号校分电路Q校分电路输出端分清零信号秒清零信号这部分电路主要依靠CD4518实现计时，计时的时候使用EN 端作为时钟端；由CD4518的功能表可以看到，当CP 端接0信号的时候，EN 端是一个下降边沿的时钟端。

采用EN 端作为时钟端的好处就可以提现出来，因为它是下降边沿，可以直接连上一级的Q4作为进位信号，减少了进位判断的门电路，使得整个时钟的计时误差减小。

为了实现60进制需要在计数达到60时将清零信号输入到各自CR 端，这部分电路由清零电路实现，在接下来的电路中介绍。

分个位的进位信号如果不考虑校分则是直接连接秒十位的Q3，但为了实现校分则在校分电路中将把2HZ 的进位信号和正常的进位信号进行一个选择输入到分个位，校分还需要停秒，所以在秒个位CP 端接一个停秒信号正常计数为0，校分为1.电路引脚连线图123457698101112131474LS00Vcc4B4A4Q3B3A3QGND 2Q 2B 2A1Q 1B 1A DC分十位Q2分十位Q3分清零信号秒十位Q2秒十位Q3秒清零信号清零电路主要实现两个功能：1.在十位到60的时候清零实现60进制；2.在打开清零开关的时候全部清零。

清零开关打到“0”信号时，不论Q2、Q3是什么状态，最后输出都是高电平，此时可以实现任意时刻清零。

当开关打到低电平的时候。

计数从0101（5）计到0110（6）时Q2、Q3皆为1此时第一级与非门输出0，那么最后也输出1达到清零效果，即电路从59计数到60时马上清零重新从00开始，实现了60进制。

分清零信号秒清零信号电路引脚连接图123457698101112131474LS74Vcc2RD 2D 2CP 2SD 2Q 2QGND 1Q 1Q 1SD1CP1D 1RD 123457698101112131474LS00Vcc4B 4A 4Q 3B 3A 3QGND 2Q 2B 2A1Q 1B 1A DC校分输出秒十位Q32Hz 信号校分开关校分电路中的D 触发器起着消颤的作用，在本电路中可以看到电路的输出信号的表达式为Q Hz Q Q Q Hz ⋅+⋅=⋅⋅⋅=22Q Q F 33所以当开关打到0信号时Q 为0，Q 为1，此时Hz2F =则电路将2Hz 信号传到分个位的时钟端，此时分会以2Hz 的频率计数，并且Q 为1作为停秒信号传到秒个位的CP 端根据CD4518的功能表此时是保持功能，则实现了停秒的功能。

当开关打到1信号时，3Q F =此时以正常的60进制计数。

Q 为0个位也正常计数。

校分输出停秒输出2Hz 信号电路引脚连接图123457698101112131474LS21Vcc2D2CNC2B2A2QGND 1Q 1D 1CNC 1B 1A 123457698101112131474LS21Vcc2D2CNC2B2A2QGND 1Q 1D 1C NC1B1A123457698101112131474LS20Vcc2D2CNC2B2A2QGND 1Q 1D 1C NC1B1A123457698101112131474LS00Vcc4B4A 4Q3B3A3QGND 2Q 2B 2A1Q 1B 1A DC分十位Q3分十位Q1分个位Q1分个位Q4秒十位Q1秒十位Q3秒个位Q11024Hz秒个位Q4秒个位Q2512Hz秒个位Q3512Hz这部分电路需要实现在59′53″， 59′55″，59′57″低声报时（频率f 3≈500Hz ），59′59″高声报时（频率f 4≈1000Hz ），可以得到式子：233"59'59"55'5959'53"H f f f ⋅+⋅+⋅=，化简式子：2332332333233"8"4"2"51'59)"8"4"2("51'59)"8"6"4"2("51'59"59'59"55'5959'53"H f f f f f f f f f f f f f ⋅⋅⋅=++=+++=⋅+⋅+⋅=在电路中将分十位Q3，分十位Q1连接到与门既是59分中的5（0101），分个位Q4，分个位Q1连接到与门既是59分中的9（1001），将秒十位Q3，秒十位Q1连接到与门既是59秒中的5（0101）。