当前位置:文档之家› 同步七进制加法计数器——数字电子技术,

同步七进制加法计数器——数字电子技术,

成绩评定表
课程设计任务书
目录
1.课程设计的目的 (2)
2.计数器设计的总体框图 (2)
3.计数器设计过程 (2)
4.序列脉冲设计的总体框图 (5)
5.脉冲序列设计过程 (5)
6.设计的仿真电路图 (10)
7.设计的芯片原理图 (11)
8.实验仪器 (12)
9.总结与体会 (12)
10.参考文献 (13)
1课程设计的目的
1.加深对教材的理解和思考,并通过实验设计、验证正是理论的正确性。

2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。

3.检测自己的数字电子技术掌握能力。

2.计数器设计的总体框图
下图为同步七进制加法计数器示意框图
图 1
3.计数器设计过程
七进制同步加法计数器,无效态为:111
①根据题意可画出该计数器状态图:
000 001 010 011 110 101 100 图 2
②选择触发器,求时钟方程,画出卡诺图。

a.触发器:JK 边沿触发器三个
b.时钟方程:由于是同步计数器,故CP 0=CP 1=CP 2= CP
c.卡诺图如下:
七进制同步加法计数器次态卡诺图:
Q
图 3
次态Q
n 12
+的卡诺图
n
n 图 4
次态Q n 1
1+的卡诺图
n n
图 5
次态
Q
n 10
+的卡诺图
Q
图 6
③根据卡诺图写出状态方程:
状态方程: Q
n+1 2= Q n 2Q n 1+Q n
2Q n 1Q n 0
Q n+1
1 = Q n 1Q n
0+ Q n
2Q n
1Q n
Q
n+1
= Q n 1Q n 0+ Q n 2Q
n 0
④求驱动方程:
JK 触发器特性方程为:1
n n n Q
JQ KQ +=+
由此可以得出驱动方程:
J 2=Q n 1
Q n 0
K 2=Q
n 1 J 1=Q n 0 K 1= Q n
2Q n
J 0=Q
n 1
Q n 2
K 0=1
⑤检查电路能否自启动:
将无效态(111)代入状态方程、输出方程进行计算,
111 000
,结果为有效态,故能自启动,其状态图为: 000 001 010 011
111 110 101 100 图
7
⑥下图为七进制加法计数器(无效态:111)的时序图
CP Q 2 Q 1
Q 0 图8
4.序列脉冲的总体设计框图
CP C
图9
5. 序列脉冲的设计过程
①根据题意可以列出如图10的状态图:
/1 /0 /1 /0 0000 0001 0010
0011 0100
/0 /1 1001 1000 0111 0110 0101 /1 /0 /1 /0
图 10
②选择触发器,求时钟方程,输出方程和状态方程。

a.触发器:JK 边沿触发器四个
b.时钟方程:由于是同步计数器,故CP 0=CP 1=CP 2= CP 3=CP
c.输出方程的卡诺图如下:
Q 3

11
由卡诺图可得到:
C= Q n
十进制同步加法计数器次态卡诺图
Q 3
图 12
次态Q n 13
的卡诺图
Q 3
图 13
次态Q n 1
2+的卡诺图
Q 3
图 14
次态Q n 1
1+的卡诺图
Q 3
图 15
次态
Q
n 10
的卡诺图
Q 3
图 16 根据卡诺图写出状态方程:
Q n+1 0 = Q n
Q n+1
1 =Q n 3Q n 1Q n 0+Q n 1Q n 0
Q n+1 2=Q n 2Q n 1Q n 0+Q n 2Q n 1+Q n 2Q n
Q n+1
3=Q n 2Q n 1Q n 0Q n 3+ Q n 0Q n
3
③求驱动方程:
由特征方程 Q n+1 =J Q n +KQ n
可得
J 0=K 0=1
J 1=Q n 3Q n 0 K 1=Q n
0 J 2=K 2=Q n 1Q n 0
J 3=Q n 2Q n 1Q n 0 K 3= Q n 0
④检查电路能否自启动:
将无效状态1010~1111状态方程和输出方程进行计算,结果如下:
/1 /0 /1 /0
1010 1011 0100 1100 1011 0100
/1 /0
1110 1111 0000
可见,在CP操作下都能回到有效状态,电路能够自启动。

6.设计的逻辑电路图
1.同步七进制加法计数器
2.脉冲序列发生器(1010101010)
7.设计的芯片原理图
图17
图中为JK边沿触发器(下降沿)的引脚标号图,脉冲信号从图中1CLK和2CLK输入,PR、CLR分别为异步清零端和异步置数端。

即当PR端输入高电平而CLR端输入低电平时,Q的次态被异步置为0;当PR端输入低电平而CLR端输入高电平时,Q的次态被异步置为1。

其输出特性为,,则J=1,K=0时,输出Q的次态被同步置1;J=0,K=1时,输出Q的次态被同步置为0;J=0。

,K=0时,Q的次态和现态一致,保持状态;时,Q的次态和现态状态相反,翻转。

图18.1图18.2
上图中1,2为集成芯片中的两个与非门
图19
图19为两输入与门
8.实验仪器
集成芯片:74LS112芯片2个(每个芯片包含2个JK触发器),74LS00芯片1个(每个包含4个与非门电路),74LS08芯片一个(每个包含4个与门电路)。

数字原理教学系统试验台一台(含导线若干)。

9.总结与体会
经过本次课程设计,不仅使我学到了很多的知识而且大大的提升了我的动手实践能力,使我受益匪浅。

比如,在设计过程中,稍有不慎就会出错,所以,我们一定要高度的重视,细心的去完成设计。

接线过程是反映一个动手能力的平台,只要利用好它,对自己的动手能
力很有帮助。

因此,我们一定要本着一丝不苟的精神来完成每次课设,抓住锻炼自己的机会,逐渐提升自己的能力。

10.参考文献
[1]清华大学电子学教研室组编 . 余孟尝主编. 数字电子技术基础简明教程. 3版. 北京:高等教育出版. 2006
[2]沈阳理工大学信息科学与技术学院数字逻辑实验室编. 张利萍,王向磊主编. 数字逻辑实验指导书. 1版. 沈阳:沈阳理工大学出版社. 2011。

相关主题