STIM1信号属性
双击后出现命令 COMMAND1 COMMAND2 COMMAND3 COMMAND4 COMMAND5 例如，为某触发器建立一个脉宽为0.1s 负脉冲清零信号，参数设置为： COMMAND1：0s 1 （意思是t=0ms时，为高电平。） （意思是t=0.1ms时，为低电平。） （意思是t=0.2ms时，为高电平。） COMMAND2：0.1us 0 COMMAND3：0.2us 1
2 TTL型 缺点是很容易被静电击穿，所以在实验和存放时 都要注意防止静电。 74---标准TTL 74S---肖特基势垒TTL 74AS—超级肖特基势垒TTL 74LS---低电压肖特基势垒TTL 74ALS---超级低电压肖特基势垒TTL 74F---快速TTL
常用的组合逻辑芯片
与门：7400 非门：7404 与非门：7401 与门： 7408 与或门：74HC58 与或非门：74LS51 74LS54 四位并行加法器： 74LS83A 74LS283 比较器：74LS85 译码器：74HC138
SR锁存器及真值表
正常情况下，两个输出端保持 相反状态。输出状态由Q端决 定：Q=1，锁存器为1状态； Q=0，锁存器为0状态 输入 S 0 0 1 1 R 0 1 0 1 输出 Q Q 0 1 0 /Q /Q 1 0 1 不翻转 置0 置1 非法 解释
D触发器及真值表
D 0 Qn 0 Qn+1 0 输出状态说明
逻辑模拟的含义
含义：根据给定的数字电路拓补关系以及电路内部数字器件的功能和延 迟特性，由计算机软件分析计算整个数字电路的功能和特性。 PSpice软件逻辑模拟模块的功能： 1 对数字电路输出与输入之间的逻辑关系进行模拟分析 2 模拟计算数字电路的延迟特性 3 对同时包括有模拟器件和数字单元的电路进行数模混合模拟，分别显 示电路内部的模拟信号和数字信号波形分析结果 4 最坏情况逻辑模拟。对实际的IC产品，每个数字单元的延迟时间均有 一定的范围。逻辑模拟时，每个数字单元的延迟特性均取其标称值。 在同时考虑每个数字单元延迟时间的最大/最小极限值组合时，将构 成最坏情况。针对这种情况进行的逻辑模拟，称之为最坏情况模拟。 5 检查数字电路中是否存在时序异常和冒险竞争现象。
（2）驱动能力强度设置 I/O_MODEL缺省设置为IO_STM。表示强度为最高。 一般情况下，用户无需更改。 （3）数模接口子电路类别的设置 IO_LEVEL采用内定值0
一般只需设置OFFTIME和ONTIME两项，其它采用 内定值
基本型信号源
Stim1 Stim4 Stim8 Stim16 双击信号源编辑属性 Width：指定总线信号的位数 Formate：指定总线信号采取何种进制。1表示2进 制，2表示8进制，4表示16进制 TIMSTEP：时间倍乘因子 command ：波形转折点的坐标值或波形描述语句。
传输延迟
除了逻辑功能外，传输延迟是一个逻辑单元的重 要特性参数。对不同的逻辑单元，描述传输延迟特 性的延迟时间参数名称和个数不完全相同。但从逻 辑模拟角度考虑，为了使模拟结果更符号实际情况 ，在数字电路特性数据库中，对每一个延迟时间参 数均给出最小延迟时间、典型延迟时间和最大延迟 时间3个数据。
逻辑模拟的基本步骤
1 逻辑电路原理图的生成 2 逻辑模拟 该阶段包括：确定分析类型和指定模拟时间、启 动逻辑模拟进程及确定任选项参数 3 逻辑模拟结果分析 该阶段包括：在Probe窗口中显示波形，分析逻辑 模拟功能关系，确定各种延迟参数。如果出现异 常，还应该检查分析异常原因。
激励信号
为了进行逻辑模拟，必须在数字输入端添加激励信息。 PSpice有3种激励信号 1 时钟信号（DigClock ）,在source库里。 2 一般激励信号（Digital Signal Stimulus）：这 是一位信号，其波形变化不像时钟信号那样简单 3 总线激励信号（Digital Bus Stimulus）：分为2 位、4位、6位、8位、16位和32位共5种。
Filestim2 Filestim4 Filestim8 Filestim16 Filestim32
Digstim1
Digstim2 Digstim4 Digstim8 Digstim16 Digstim32 图形编辑方法 确定波形
波形设臵方法
均采用元器件参数设臵对话框方式修改 参数设臵（包括设臵波形描述文件名), 确定激励信号波形
数字型节点的逻辑状态
逻辑状态 0 1 R F X Z 含义 Low（低电平），false（假），no（否定），off（断） High（高电平），true（真），yes（是）on（通） Rising（逻辑电平从0到1的变化过程） Falling（逻辑电平1到0的变化过程） 不确定（可能为高电平、低电平、中间状态或不稳定态 高阻（可能为高电平、低电平、中间状态或不稳定态
时钟信号源波形设置
（1）5个参数设置 1 高电平状态（OPPVAL）：指时钟高电平状态，缺省值为1 2 初值（STARTVAL)：指t=0时的时钟信号初值，在延迟时间 范围内，信号值由初值决定。t等于延迟时间时，信号值发 生变化。缺省值为0 3 低电平时间（OFFTIME）：一个时钟周期中，低电平状态的 持续时间 4 高电平时间（ONTIME）：一个时钟周期中，高电平状态的 持续时间 5 延迟时间（DELAY）。缺省值为0 其中高电平时间和低电平时间可以用频率和占空比两个参数 代替。占空比指一个时钟周期中高电平持续时间与时钟周 期之比。
时序逻辑器件
时序逻辑电路由组合逻辑电路和存储单元和反 馈延迟电路组成。 常见的时序逻辑电路中两种器件：触发器和计数器
触发器
触发器：是一种典型的具有双稳态暂时存储功能的器件。 在各种复杂的数字电路中不但要对二进制信号进行运算， 还经常需要将这些信号和运算结果保存起来。为此需要使 用具有记忆功能的基本逻辑单元。它是能储存1位二进制 信号的基本单元电路. 分类：SR触发器、 D触发器、 主从JK触发器、T触发器 应用：1 并行数据存储 2 串入并出移位电路 3 分频 4 计数
电路节点分类
节点分位三类。 1 模拟型节点：如果与节点相连的元器件均为模拟 器件，则该节点为模拟型节点。 2 数字型节点：如果与节点相连的元器件均为数字 器件，则该节点为模拟型节点 3 接口型节点：如果与节点相连的元器件中既有模 拟器件又有数字器件，则该节点为接口型节点
0 1
1
1 0
1
0 1
1
与输入端D的状 态完全相同
主从JK触发器
是脉冲沿触发的触发器。在触发器 内有两个部分。主触发器是一个基 本的脉冲触发器，而从触发器的脉 冲信号与主触发器是相反的
输入
J K CLK
输出
Q /Q
说明
0 0
1
0 1
0
1 1
1
Q0 /Q0 不翻转 0
1
1
0
置0
置1
1
1
1
/Q0 Q0
4 类信号源符号功能对比
DIGCLOCK类 STIMn类 FILESTIMn类 DIGSTIMn类
时钟信号
Digclock
STIM1
Filestim1
Digstim1
一般信号
2位总线信号 4位总线信号 8位总线信号 16位总线信号 32位总线信号
STIM1
STIM4 STIM8 STIM16
Filestim1
激励信号源符号
Digclock FILESTIMn STIMn DigStimn 前三种在source.olb库里，最后一种在 sourcestm.olb 库，其中n代表1、2、4、8、16、32
激励信号源特点
1 元器件编号都采用DSTM。对电路中不同信号源，DSTM后的数字序号 不同 2 4类信号源中，除Digclock只用于产生时钟信号外，其它3类均可产 生总线激励信号。不同位数的总线激励信号源是在其名称的最后一 个字符采用不同的数字。例如STIMn信号源中STIM1用于产生一般激 励信号，包括时钟信号。STIM4、STIM8和STIM16则分别用于产生4位、 8位和16位的总线信号。 3信号源符号引出线为细线状的，表示产生1位信号的信号源，信号源 符号引出线为粗壮线的，表示产生总线激励信号源 4 就波形设置而言，DigStimn类信号源的波形是通过图形编辑方法实 现的, 可产生时钟信号、一般信号和总线信号。FILESTIMn的波形是 由数据描述实现的，在信号源参数设置过程中只需指定波形描述文 件的名称。其它的两类信号波形都采用修改信号源参数设置中的有 关参数值来确定
逻辑强度
在逻辑模拟过程中，除了要考虑数字信号的逻辑状态外，对每一种逻 辑状态还要考虑其“强度”。当不同强度的数字信号作用于同一个节点 时，该节点的逻辑状态由强度最强的那个数字信号决定。如果作用于某 一个节点的几个数字信号逻辑状态不同，但强度相同，则该节点逻辑状 态为X，即不确定。 PSpice内部将数字信号的强度按从弱到强分为0，1，。。。，63共64 级。最强的是由外加激励信号提供的激励信号电平。最弱的是Z（高阻） 。处于禁止状态的三态门或输出端为集电极开路结构的器件的输出强度 即为Z。 例如，在数字电路中，使用很广泛的总线，通常与多个三态门驱动电 路的输出相连。在正常工作时，这些三态门中只有一个处于驱动状态， 其余的均为高阻输出。总线上的逻辑电平将由处于驱动状态的三态门的 输出电平决定。
数字集成电路
根据工艺的不同分为CMOS、TTL、ECL，最常用的是前两种 1 CMOS型。在数字芯片领域占主导地位，当代的大规模集成 电路和微处理器全是CMOS型。具有开关速度快、功耗低的特 点。根据电压分为2种： 5V型：包括74HC和74HCT系列----高速CMOS； 74AC和74ACT系列----超级CMOS 74AHC和74AHCT系列----超级高数CMOS 3.3V型：包括74LV和74LVC系列-----低电压CMOS 74LVC系列-----超低电压CMOS