8421编码：将十进制的十个数0、1、2…9编成二进制 的8421代码
n位二进制代码可以表示2n个信号
7.3.1 编 码 器
+5V
R10
• •
&0D
•
•
• •
•
• •
• •
• • •
& 1C 编
&1B
码 器
• &1A
012 34 5 6 7 8 9
数字集成编码器T1147
VCC N Y3 I3 I2 I1 I0 Y0
例：旅客列车分为特快、直快和慢车，优先顺序为特快、 直快和慢车。要求在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试设计满足此要求 的逻辑电路。
解：输入变量： A特快，B直快，C慢车
输入变量取值的意义 1：申请开出，0：不开出
输出变量：YA给特快的信号， YB给直快的信号 YC给慢车的信号
（2）对逻辑函数表达式化简 （3）根据最简表达式列出真值表 （4）由真值表确定逻辑电路的功能
例: 分析下图逻辑电路的功能。
Y= AB AB
A
& AB
B
&
=AB+AB
Y
真值表
1A
AB Y
&
00 1
1
AB
01 0
10 0
B
11 1
功能:当A、B取值相同时， 输出为1, 是同或电路。
同或门A
B
= Y
例:分析下图逻辑电路的功能。
1 1 1
0 0 0
001 010 011
1 1 1
0 1 1
1 0 1
1 1 0
1 1 1
1 1 1
1 1 1
1 1 1
1 0 100 1 1 1 1 0 1 1 1
1 0 101 1 1 1 1 1 0 1 1
BC YB
A 00 01 11 10
0 0 011
YC=ABC
10000
YB=AB
逻辑电路图 YA=A
A 1
B 1
C
YB=AB
&
YC=ABC
YA YB
&
YC
7.3 常用数字集成组合逻辑电路
编码器、译码器、全加器、数据选择器等
7.3.1 编 码 器
编码：用数字或符号来表示某一对象或信号的过程称 为编码
1 04 15 17 1 6
E
&
A
& >1 Y
Y=EB+EA+AB
B
&
例：设计一个由两处控制一盏照明灯的电路，用与非门 实现。
Y
解：两处开关分别为A、B，
为输入量。
A
B
灯为输出变量Y
~220V 真值表
开关向上为1，向下为0 灯亮为1，灯灭为0
AB Y
00 1 01 0 10 0 11 1
Y =AB+AB Y= AB AB
D
F1=1•ABCD F2=1•ABCD
7.2 组合逻辑电路的设计
根据给定的逻辑要求，设计出逻辑电路图。
设计步骤：（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表
（2）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式 （4）画出逻辑图
例：设计三人表决电路，用与非门实现。
+5V
R1
A
0
三
输出变量取值的意义 1：开出信号，0：不开出信号
真值表
化简 BC YA
A B C YA YB YC
0 0 0 000
0 0
0 1
1 0
001 010
A 00 01 11 10
0 0 000 11111
0 1 1 010 1 0 0 100
YA=A
1 0 1 100 1 1 0 100 1 1 1 100
是一位数字比较器
例：图所示是一个密码锁控制电路。开锁条件：
(1)要拨对密码； (2)将开锁开关S闭合。 如果以上两个条件都得到满足，开锁信号为1，报警 信号为0，锁打开而不报警。否则开锁信号为0，报警 信号为1，试分析该电路的密码是多少？
+5V
A
R
& F1 开锁信号
B1 C1
&
1
& F2 报警信号
A1 B1
>1
Y1
>1 Y2
>1
Y3
真值表
AB
00 01 10 11
Y1 Y2 Y3
01 0 00 1 10 0 01 0
Y1=A+B=A B Y3=A+B=A B
Y2= A+B + A+B =(A+B)(A+B) =AB+AB
功能:
当 A>B 时, Y1=1; 当 A=B 时, Y2=1;
当 A<B 时, Y3=1;
若输入变量的数目为n，则输出端的数目N=2n
例如：2线—4线译码器、 3线—8线译码器、 4线—16线译码器等。
现以3线—8线译码器74LS138Y7是译码器输出端。 且低电平有效。
SC SB SA为三个使能输入端，只有当它们分别为0、0、1， 译码器才正常译码；否则不论A2 A0为何值， Y0 Y7都输出高电平。 74LS138管脚图
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
16 15 14 13 12 11 10 9
74LS138
1 2 3 4 5 678
A0 A 1 A2 SB SC SA Y7 地
74LS138 真值表
SA SB+ SC A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 0 000 0 1 1 1 1 1 1 1
16 15 14 13 12 11 10 9
T1147
1 2 3 4 5 678
I4 I5 I6 I7 I8 Y2 Y1 地
I1I9：信号输入端 低电平有效 Y0~Y3：信号输出端 以反码形式输出
7.3.2 译 码 器
译码是编码的反过程，将二进制代码按编码时的
原意翻译成有特定意义的输出量。 1. 变量译码器
人
B
表
Y
决
电
C
路
BC A 00 01 11 10
0
00
0 1
13
02
1 04 15 17 1 6
Y=AB+AC+BC =AB+AC+BC
=AB AC BC
真值表
AB C Y
0 0 0
0 0 1
0 1 0
0 0 0
01 11
10 00
10 11
11 01
11 11
+5V 三人表决电路
R1
A
0
&
B
&
第7章 组合逻辑电路
7.1 组合逻辑电路的分析 7.2 组合逻辑电路的设计 7.3 常用数字集成组合逻辑电路 7.4 中规模组合逻辑部件的灵活应用
7.1 组合逻辑电路的分析
组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。
已知组合逻辑电路图，确定它们的逻辑功能。 分析步骤：（1）根据逻辑图，写出逻辑函数表达式
&
C
&
Y =AB AC BC
Y
例：设计一个可控制的门电路，要求：当控制端
E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B
真值表
控制端 输入 输出
EA B Y
0 0 0
0 0 1
0 1 0
0 0 0
01 11
10 00
10 11
11 01
11 11
EAB00 01 11 10
0 0 0 01 13 0 2