MCP POP
Logic
Via : >20um by Laser Hole : <100 t : <50um
NAND FFFFFFFFllllllllaaaaaaaasssssssshhhhhhhh
DRAM Via : 1-5um
Hole : <1000
t : 20-50um
Dram Thin wafer Si Interposer Multi-layer
Thinning
Bonding
Thinning
Bonding
Vias
1. 硅通孔成形技术
目前制作硅通孔的主要手段有湿法刻蚀，激光加工 和干法刻蚀（深反应离子刻蚀，DRIE）三种。
湿法刻蚀
基于KOH 溶液 低刻蚀温度、低制造成本、
适合于批量生产 但由于KOH 溶液对硅单晶的
各向异性腐蚀特性，其刻蚀 的孔非垂直且宽度较大，只 能满足中低引出脚的封装。
目前已实现的3D封装技术
Wirebond
Single Chip Package
Wirebond + FC
Multiple Chip Package
New Interconnection
QFP
BGA
Stacked Die
Stacked Package
Flip Chip
MCM
System-in-a-Package
提高一倍 1960 以来，Moore定律一直有效
芯片制造22nm以下面临的问题
DRAM on logic
Flas h
DRAM
3D—IC集成将是芯片制造未来的选择
3D集成是实现超越莫尔定律的重要途径
Moore Law
脑细胞的尺寸减小
More than Moore
神经网络尺寸/长度减小 3D维立体化集成
2005 2006 2007 2008 2009 2010 2011 2012 2013 2014
TSV硅通孔的基本构造
TSV封装中的关键技术
1. 硅孔制作 2. 绝缘层、阻挡层和种子层沉积 3. 硅孔导电物质填充 4. 晶圆减薄 5. 晶圆键合
TSV制造工艺
TSV制造工艺
“Via first” 工艺
Vias
1)在 CMOS 之前
CMOS+BEOL
Thinning
Bonding
CMOS
Vias
2) 在CMOS之后，
BEOL之前
BEOL
“Via last”工艺
CMOS+BEOL
3) 在 BEOL 后， bonding之前
CMOS+BEOL
4) 在 Bonding之后
Vias
Bonding
Thinning
PoP
FC+WB PiP
Multi-Layer PCB
Laminate 2 & 4 Layer
Build-Up Substrat
e
1995
2000
Ch术
基于硅通孔（TSV）的3D-SIP技术
TSV——Through Silicon Via
通过硅通孔实现芯片间垂直互连和三维集成封装
主要优势
■连线长度缩短到芯片厚度，传输距离减少到千分之一
■可以实现复杂的多片全硅系统集成
■可以显著减小RC延迟，提高计算速度 ■显著降低噪声、能耗和成本
3D-IC
Si / Glass
Interposer
MEMS
RF IC
PCB
TSV-3D叠层封装与未来发展趋势
Memory RF CIS NAND DRAM cache on LOGIC
该方法是目前的主流方法
1. 硅通孔成形技术
典型的DRIE工艺
SF6对Si进行快速各向同性的刻蚀； C4F8沉积在上一步刻蚀孔表面用以
保护侧壁； 沉积在孔洞底部的C4F8将被去除，
使用SF6进行下一步的刻蚀。
1. 硅通孔成形技术
三种硅通孔制作手段比较
成孔速度 定位精度
深宽比 成孔精度 通孔质量
Multi Function Vias density CIS
t=200um
CIS Dram Logic
Si Interposer DSP
Via :
CIS
Organic Interposer
40um Hole : <100
Organic Interposer
Source: TEL & Sematech
现代微电子封装材料及封装技术
第三部分 电子封装原理与技术
李明
材料科学与工程学院
电子封装概论 引线框架型封装 球栅阵列型封装 二级电子封装（微组装） 电子封装材料 三维电子封装及系统封装
社会需求与产业发展趋势
发展趋势： 微小化、多功能化、集成化
更大规模的多功能集 成、与人类健康相关 的生物电子产品会高 速发展
卫星通讯、移动通讯、 光通信、GPS导航等 领域将会更多地利用 高新电子产品
莫尔定律面临的挑战
芯片制造的挑战
接近物理极限 功耗接近极限 制造工艺极限
脑细胞（晶体管）尺寸已接近物理极限
Moore's Law
是芯片上晶体管（脑细胞）尺寸 随时间不断缩小的规律
Intel创始人Gordon Moore 1965年提出 集成电路的集成度，每18-24个月
3D 系 统 集 成 与 封 装具有更大的发展 潜力，将成为今后 的主流技术
3D系统封装（SIP）的主要优势
SIP——System in Package 将各种功能系统地集成到封装体内的封装方法
3DSIP主要优势
可有效利用立体空间 可以集成多种芯片和MEMS器件，有利于实现多功能、更大 规模的集成 提高封装密度，缩小封装体积 缩短引线长度，提高传输速度 节省材料，降低成本 进一步降低能耗
湿法刻蚀 1~11μm/min 掩模决定++
1:1~1:60 亚微米 非常好
通孔制作手段
干法刻蚀 可达50μm/min
1. 硅通孔成形技术
激光加工
依靠熔融硅而制作通孔，故内壁粗糙度和热损伤较高 大规模制作通孔有成本优势； 可以不需要掩膜版。
1. 硅通孔成形技术
深层等离子体刻蚀工艺( DRIE)
孔径小( >5μm) 、纵深比高的垂直硅通孔；
通孔内壁平滑, 对硅片的机械及物理损伤最小；
与IC 工艺兼容； 制作成本较高。
Multi function on chip
t=>50um Via : 5-10um Hole : >100K
t=<200 um
Dram Dram
Logic
Sensor Logic
Analog
Logic
Small vias
RF DRAM MPU
CMOS Image Sensor
High Speed