Chip
Multi-Layer PCB
Laminate 2 & 4 Layer
Build-Up Substrat e
1995
2000
2005
2010
基于打线的3D-SIP封装技术
基于硅通孔（TSV）的3D-SIP技术
TSV——Through Silicon Via 通过硅通孔实现芯片间垂直互连和三维集成封装 主要优势
现代微电子封装材料及封装技术
第三部分 电子封装原理与技术 李 明
材料科学与工程学院
电子封装概论 引线框架型封装 球栅阵列型封装 二级电子封装（微组装） 电子封装材料 三维电子封装及系统封装
社会需求与产业发展趋势
发展趋势：
微小化、多功能化、集成化 更大规模的多功能集 成、与人类健康相关 的生物电子产品会高 速发展
CIS Si Interposer DSP
最早采用TSV的产品-微摄像头（CIS）
TSV封装技术将带来产业结构变化
2010 ～ 22-32nm 3D-System Integration 晶圆制造 TSV 电子封装
SoC POP WB-3D
2000～ 45-130nm，3D-System in Package 晶圆制造 电子封装
Leveler
Accelerator
Accelerator
Leveler Accelerator
Leveler
Suppresser
Suppresser
Suppresser
4. 晶圆减薄技术


TSV要求芯片减薄至50微 米甚至更薄，硅片强度明 显下降，并出现一定的韧 性； 尽量小的芯片损伤，低的 内应力,防止晶圆翘曲； 机械研磨+湿法抛光。
TSV式CIS
最早采用TSV的产品-微摄像头（CIS）

最初CIS采用陶瓷封装，打线键合 体积庞大 高成本 (占整个产品的 30%)

采用TSV垂直互连，封装缩小尺寸、 圆锥型TSV，锥度70° 降低成本

Conventional
采用 TSV 型硅转接板可 以集成DSP 芯片，达到 进一步减小尺寸的目的
20世纪80年代，由英国爱丁堡大学成功开发 通过CMOS器件把光转化为电荷 技术简单，兼容性好，可大规模制造 耗电少，只需一组电源，与周边电路整合性高 面积增大成本增加较少，价格低，技术提升前景广阔
最早采用TSV的产品-微摄像头（CIS）
CIS — Cmos Image Sensor
打线式CIS
BGA
基板
MCM
1990～ 晶圆制造 ～1990 晶圆制造
2D-System in Package 电子封装 基板
System on Board 电子封装 PCB微组装
小结
莫尔定律的局限性 3D-IC集成与系统封装 3D-SIP封装 TSV-3D技术 CIS
3D系统封装（SIP）的主要优势
SIP——System in Package 将各种功能系统地集成到封装体内的封装方法 3DSIP主要优势
可有效利用立体空间 可以集成多种芯片和MEMS器件，有利于实现多功能、更大 规模的集成 提高封装密度，缩小封装体积 缩短引线长度，提高传输速度 节省材料，降低成本 进一步降低能耗
混合生长法 ，可提高填孔速度
添加剂对电沉积反应的影响
添加剂——一种表面活性剂 反应抑制 Cu2+ 反应加速
添加剂吸附层 Cu 加速剂——产生催化效果 抑制剂——阻碍铜离子沉积
3. 硅孔导电物质填充与镀铜技术
镀铜填充的基本方法
主要依靠两种作用相反的添加剂的竞争吸附来实现的 抑制剂 S ： 抑制铜的生长，主要在TSV孔表面与侧壁吸附， 加速剂 A： 加速铜的生长，主要在TSV孔底吸附
3) 在 BEOL 后， bonding之前
CMOS+BEOL Bonding Thinning Vias
4) 在 Bonding之后
1. 硅通孔成形技术
目前制作硅通孔的主要手段有湿法刻蚀，激光加工 和干法刻蚀（深反应离子刻蚀，DRIE）三种。 湿法刻蚀
基于KOH 溶液 低刻蚀温度、低制造成本、 适合于批量生产 但由于KOH 溶液对硅单晶的 各向异性腐蚀特性，其刻蚀 的孔非垂直且宽度较大，只 能满足中低引出脚的封装。
ACF(P)：anisotropic conductive film (paste); NCF(P): non-conductive film (paste); MBB: micro bump bonding
5. F2F—键合技术
5. F2F—键合技术源自三维封装对键合技术的新要求键合尺寸进一步降低，凸点等精度要求提高； 降低键合温度，减少应力影响 尽量避免使用助焊剂 前后道工艺有良好兼容性； 简化工艺，降低成本； 凸点的无铅化；
■连线长度缩短到芯片厚度，传输距离减少到千分之一 ■可以实现复杂的多片全硅系统集成 ■可以显著减小RC延迟，提高计算速度 3D-IC ■显著降低噪声、能耗和成本 Si / Glass Interposer
MEMS RF IC
PCB
TSV-3D叠层封装与未来发展趋势
Memory MCP
RF CIS NAND DRAM cache on LOGIC
1. 硅通孔成形技术
激光加工

依靠熔融硅而制作通孔，故内壁粗糙度和热损伤较高 大规模制作通孔有成本优势； 可以不需要掩膜版。
1. 硅通孔成形技术
深层等离子体刻蚀工艺( DRIE)

孔径小( >5μm) 、纵深比高的垂直硅通孔； 通孔内壁平滑, 对硅片的机械及物理损伤最小； 与IC 工艺兼容； 该方法是目前的主流方法 制作成本较高。
POP
Via : >20um by Laser Hole : <100 t : <50um
NAND Flash
Flash Flash Flash Flash Flash Flash Flash
DRAM Via : 1-5um
Dram Si Interposer
Thin wafer Multi-layer
目前仍采用锡合金钎焊技术
5. F2F—键合技术
键合需要凸点（Bump），一般采用电镀方法完成
5. F2F—凸点键合技术
低温键合技术研究进展
Cu-Cu低温键合技术 插座式键合技术
各种TSV封装产品的市场预测
最早采用TSV的产品-微摄像头（CIS）
早期微摄像头CCD—电荷藕合器件(Change-Coupled Device)
Logic
Source: TEL & Sematech
2005 2006 2007 2008 2009 2010 2011 2012 2013 2014
TSV硅通孔的基本构造
TSV封装中的关键技术
1.
硅孔制作 绝缘层、阻挡层和种子层沉积 硅孔导电物质填充 晶圆减薄 晶圆键合
2.
3.
4.
5.
TSV制造工艺
把光转化为电荷的器件，1969年有美国贝尔研究室开发 结构：由微型镜头/分色滤色片/感光层组成三层结构 原理：感光产生电荷并传输到信号处理芯片上成为像素 CCD上有成百万个像素构成矩阵，形成大规模像素 工艺复杂、成本高、耗电量大，像素提升几近极限
当今微摄像头CIS—CMOS图像传感器(CMOS Image Sensor)
TSV制造工艺
“Via first” 工艺
Vias CMOS+BEOL Thinning Bonding
1)在 CMOS 之前
2) 在CMOS之后， BEOL之前
CMOS
Vias
BEOL
Thinning
Bonding
“Via last”工艺
CMOS+BEOL Vias Thinning Bonding
t=200um Via : 40um Hole : <100
CIS Organic Interposer
Multi Function High Speed
Dram CIS Logic Organic Interposer CIS Si Interposer DSP
Small vias Vias density
旋转喷射刻蚀后的硅片，左、右 边分别为清洗前和清洗后。

4. 晶圆减薄技术
5. F2F—键合技术
常见芯片键合方式
焊球连接 各向异性导电胶 非导电胶粘接 合金连接 导电浆连接等
焊球 微细化：（50μm） 低应力化：（5g以下） 低成本化 特性：（电阻） 一般 良好 良好 R：~5mΩ R：50~300mΩ R：~20mΩ R：~5mΩ R：50~300mΩ ACF(P) NCF(P),MB B 良好 压着，合金 良好 良好 导电浆
Via last 镀铜填充
Via first 多晶硅填充
Via last 电镀填充（Ni/Au)
3. 硅孔导电物质填充与镀铜技术
镀铜填充的基本方法

等厚生长法（Conformal filling）只适用于斜孔，不适用于直孔

底部生长法（Bottom up filling）可适用于大身宽比TSV孔

Dram Dram Logic
Hole : <1000 t : 20-50um
Multi function on chip
Sensor Logic Analog RF DRAM MPU
Logic
t=>50um Via : 5-10um Hole : >100K t=<200 um
CMOS Image Sensor
目前已实现的3D封装技术