《数字逻辑实验指导书》实验一组合逻辑电路分析与设计一、实验目的:1、掌握PLD实验箱的结构和使用;2、学习QuartusⅡ软件的基本操作;3、掌握数字电路逻辑功能测试方法;4、掌握实验的基本过程和实验报告的编写。
二、原理说明:组合电路的特点是任何时刻的输出信号仅取决于该时刻的输入信号,而与信号作用前电路的状态无关。
(一)组合电路的分析步骤:(二)组合逻辑电路的设计步骤首先根据给定的实际问题进行逻辑抽象,确定输入、输出变量,并进行状态赋值,再根据给定的因果关系,列出逻辑真值表。
然后用公式法或卡诺图法化简逻辑函数式,以得到最简表达式。
最后根据给定的器件画出逻辑图。
三、实验内容(一)组合逻辑电路分析:1.写出函数式,画出真值表;2.在QuartusⅡ环境下用原理图输入方式画出原理图,并完成波形仿真;3.将电路设计下载到实验箱并进行功能验证,说明其逻辑功能。
(必做)(二)组合逻辑电路设计1.设计一个路灯的控制电路,要求在四个不同的路口都能独立地控制路灯的亮灭。
(用异或门实现)画出真值表,写出函数式,画出实验逻辑电路图。
在QuartusⅡ环境下实现设计,完成对波形的仿真,并将设计下载到实验箱并进行功能验证。
(必做)要求:用四个按键开关作为四个输入变量;用一个LED彩灯(发光二极管)来显示输出的状态,“灯亮”表示输出为“高电平”,“灯灭”表示输出为“低电平”。
2.设计一个保密锁电路,保密锁上有三个键钮A、B、C。
要求当三个键钮同时按下时,或A、B两个同时按下时,或按下A、B中的任一键钮时,锁就能被打开;而当不符合上列组合状态时,将使电铃发出报警响声。
试设计此电路,列出真值表,写出函数式,画出最简的实验电路。
(用最少的与非门实现)。
在QuartusⅡ环境下实现设计,完成对波形的仿真,并将设计下载到实验箱并进行功能验证。
(选做)(注:取A、B、C三个键钮状态为输入变量,开锁信号和报警信号为输出变量,分别用F1用F2表示。
设键钮按下时为“1”,不按时为“0”;报警时为“1”,不报警时为“0”,A、B、C都不按时,应不开锁也不报警。
)三、予习要求:1.复习组合电路的分析方法和设计方法。
2.预习利用QuartusⅡ和可编程器件(PLD)进行数字电路设计的基本设计方法。
3.画出实验用电路图和记录表格,填好理论值,注明管脚号码。
四、报告要求:1.实验目的和要求2.实验主要仪器和设备3.实验原理4.实验方案设计、实验方法5.实验步骤6.实验结果分析7.实验结论8.思考题注:①1-4项内容为实验预习内容,学生须在进实验室之前完成。
②实验结果须有指导教师签字。
实验二中规模集成组合逻辑电路的应用一、实验目的:(一)掌握多路选择器集成电路的一般使用。
(二)利用多路选择器实现N变量任意组合逻辑电路。
(三)初步了解基于可编程器件设计的全过程。
二、原理说明中规模集成器件(MSI)一般都是专用功能器件,都具有某种特定的逻辑功能,(用这些功能器件实现组合逻辑函数,一般都采用对比法进行设计)。
MSI组合逻辑电路其一般都具有附加的控制端,也称作片选端、使能端。
例如,双四选一数据选择器74LS153,它的每一个四选一数据选择器都有一个控制端,分别为1G和2G。
以下半部分74LS153为例。
1G=0时,多路选择器才工作:A A为何值,1Y=0。
利用片选作用可进行扩展,如把双四选一当1G=1时,多路选择器不工作,不管10接成八选一。
用中规模集成器件设计组合逻辑电路方法是:首先要对被实现的逻辑函数进行变换,把它尽可能变换成与所用中规模集成器件的逻辑函数相类似的形式,然后在采取对比法进行设计。
例如:用双四选一数据选择器接成八选一数据选择器,设计一个三人多数表决电路。
该电路的三个输入端A、B、C分别代表三个人,输出端F表示表决结果。
用1表示同意和通过,用0表示不同意和不通过。
根据真值表可写出逻辑函数式: F A B C A B C A B C A B C=+++ 由八选一数据选择器的功能表可得当S =0时,八选一数据选择器输出Y 的表达式为设2A =A ,1A =B,0A =C ,比较F 和Y 两式可得13D =21D =22D =23D =1, 10D =11D =12D =20D =0,接图1连线,即可实现三人多数表决功能。
图 1译码器:一个n 变量的二进制译码器的输出包含了n 个变量的所有最小项(共2n 个)。
例如74LS138是3由功能表可得,当1S =1,230S S +=时,允许译码器工作,否则就禁止译码。
在允许译码的条件下,可得故用译码器可实现函数变量的个数小于等于译码器地址线个数的多端输出的逻辑函数。
例:用74LS138译码器和门电路实现函数F AB BC =+。
解:变换函数式,得F ABC ABC ABC =++, 则只要将输入变量接到2A 、1A 、0A 端可得:电路接线图如下:图 2三、实验内容及步骤:(一) 多路选择器的VHDL 实现及应用 1. 多路选择器的VHDL 实现用VHDL 实现具有控制端G 的“四选一”多路选择器,并完成对波形的仿真。
2.利用上述“四选一”和与非门及或门完成下列设计,在Quartus Ⅱ环境下实现设计,并将设计下载到实验箱并进行功能验证。
1) 人类有四种基本血型,A 、B 、AB 、O 型,O 型血可以输给任意血型的人,而他只能接受O 型;AB 型可以接受任意血型,但他只能输给AB 型;A 型能输给A 型或AB 型,可以接受A 型或O 型;B 型能输给B 型或AB 型,可以接受B 型或O 型;请设计一个逻辑电路,其输入是欲进行“输送——接受”的血型,当符合上述规则时,电路输出F 为1,其余为O ,写出函数式,画出真值表,画出实验电路图。
在Quartus Ⅱ环境下实现设计,并下载到实验箱并进行功能验证。
(注:只要四个输入变量X ,Y ,Z ,W ,用X ,Y 的不同组合表示输送者的血型,用Z ,W 的不同组合表示接受者的血型,如下表所示:2)某导弹发射场有正、副指挥员各一名,操作员两名。
当正副指挥员同时发出命令时,只要两名操纵员中有一人按下发射按钮,即可产生一个点火信号,将导弹发射出去,请设计一个组合逻辑电路。
完成点火信号的控制,写出函数式,列出真值表,画出实验电路图。
(选做)(二)译码器的应用1)试用中规模138译码器和与非门设计一个全减器。
画出真值表,写出表达式,画出实验电路图。
在QuartusⅡ环境下实现设计,完成对波形的仿真,并将设计下载到实验箱并进行功能验证。
(设A i为被减数,B i为减数,C i-1为低位向本位的借位,S i是差值,C i是本位向高位的借位)。
2)A、B、C三个车间,由发电机F1、F2供电,F1的发电量是F2的两倍,A的用电量等于F1的发电量,B或C的用电量等于F2的发电量,当车间用电超过发电量时,应停机,并产生报警信号L,请设计发电机启停控制电路和报警电路,写出函数式,列出真值表,画出实验电路。
在QuartusⅡ环境下实现设计,完成对波形的仿真,并将设计下载到实验箱并进行功能验证。
(选做)四、予习要求:(一)复习集成多路选择器构成逻辑电路的方法。
(二)在实验前熟悉附录所给出的集成与非门,多路选择器,译码器管脚图,使能端用法及原理图。
(三)预习利用QuartusⅡ和可编程器件(PLD)进行数字电路设计的基本设计方法。
五、报告要求:1.实验目的和要求2.实验主要仪器和设备3.实验原理4.实验方案设计、实验方法5.实验步骤6.实验结果分析7.实验结论8.思考题注:①1-4项内容为实验预习内容,学生须在进实验室之前完成。
②实验结果须有指导教师签字。
实验三时序逻辑电路分析和设计一、实验目的:(一)掌握时序电路的分析和设计。
(二)应用时序电路解决实际问题。
二、实验原理1、分析一个时序电路,就是要找出给定时序电路的逻辑功能。
具体地说就是要求找出电路的状态和输出状态在输入变量和时钟信号作用下的变化规律。
分析步骤如下:①写方程根据给定的逻辑图写出各触发器的时钟方程,驱动方程和电路的输出方程。
②求各触发器的驱动方程把各触发器的驱动方程带入各触发器的特性方程,得各触发器的状态方程。
③求状态转换表设初态求次态,直到回到初态为止。
④检验电路能否自启动。
⑤分析逻辑功能。
2、时序逻辑电路的设计三、实验内容:(一)时序电路分析:分析下列时序电路,说明其功能,画出Q1,Q0,Z1,Z2的波形图,并在QuartusⅡ环境下用实验验证。
(二)时序电路设计:用74LS74及与非门设计一个同步时序逻辑电路,要求满足如下图所示的波形。
1.简要写出设计过程,画出原理图,注明管脚。
2.完成对设计的波形仿真。
(三)设计一个控制电路,控制一台自动出售四分邮票的装置。
输入是代表一分、二分、五分硬币的脉冲信号——顾客投入的硬币,输出是代表邮票和找还给顾客硬币的脉冲信号。
在QuartusⅡ环境下实现设计,并将设计下载到实验箱并进行功能验证。
〔提示:一般情况下,某一时刻只会投入一种硬币,即输入信号是互相排斥的,投入的硬币总数小于八分,按下手动按钮出售邮票和找钱。
〕五、予习要求:1.复习时序逻辑电路的分析方法和设计方法。
2.内容(一)写出分析的过程,画出理论波形,说明功能。
3.内容(二)(三)写出设计过程,画出实验电路。
六、报告要求:1.实验目的和要求2.实验主要仪器和设备3.实验原理4.实验方案设计、实验方法5.实验步骤6.实验结果分析7.实验结论8.思考题注:①1-4项内容为实验预习内容,学生须在进实验室之前完成。
②实验结果须有指导教师签字。
实验四计数译码显示电路设计一、实验目的通过使用QuartusII开发工具设计简单数字电路的实验,学习有关可编程逻辑器件PLD的基本知识,掌握原理图设计输入、编译、仿真的基本方法,提高对EDA设计方法的认识。
为进一步学好用好EDA设计奠定基础二、实验要求(1)利用QuartusII开发系统采用原理图方式进行设计,计数器每秒计一次数,外围8个数码管显示十进制计数器的计数结果,同时计数器的输出又作为数码管位译码输入信号,从而形成扫描信号。
(2)输入设计完成后,为验证逻辑功能的正确性应进行逻辑功能仿真。
(3)下载到实验板进行实验验证。
三、实验设备个人计算机、KANGXIN PK3实验箱,PLD器件型号为Cyclone系列的EP1C3T144C8。
四、实验过程(一)电路设计框图图1 总体设计框图图2 带位译码选通的数码管显示电路(二)设计原理图3设计原理图在原理图方式中设计了两个模块,其中一个使用74160十进制加法计数器的输出QA,QB,QC形成共阴极数码管位译码选通输入信号(8个数码管需8位扫描信号,实验板上8个数码管带3×8译码器,因此只需三位扫描信号)。