i、拉电流工作情况
此时驱动门输出高电平，负载电流从驱动门流向
外电路。
NOH
IOH（ IIH（
驱动门） 负载门）
3.1 MOS逻辑门电路
• ii、灌电流工作情况 此时驱动门输出低电平，负载电流流入驱动门。
NOL
IOL（ IIL（
驱动门） 负载门）
扇出数NO为二者中的较小者。
3.1 MOS逻辑门电路
3.1 MOS逻辑门电路
• 3、传输延迟时间
传输延迟时间是表征门电路开关速度的参数，它 说明门电路在输入脉冲波形的作用下，其输出波 形相对于输入波形延迟了多长时间。
将输入电压波形上升沿的中点 与输出波形下降沿的中点之间 的延迟时间定义为输出由高电 压到低电平的延迟时间，用tpHL 表示。
将输入电压波形下降沿的中点 与输出波形上升沿的中点之间 的延迟时间，定义为输出由低 电平到高电平的延迟时间，用 tpLH表示。
VDD
vI
TP vO
截止
TN
导通
3.1 MOS逻辑门电路
• 综上所述： 当vi为低电平时vo为高电平，vi为高电 平时vo为低电平，电路实现了非逻辑运算，是一 个非门。
2、传输特性
TP导通TN截止
包括电压和电 流传输特性。
TPTN同时导通
把输入电压为 1折C在/电2M使V压OD用DS或称时反阈为应相值转尽器 电量压避。免此长时期电工 流作最在大B。C段。
3.1 MOS逻辑门电路
• C、COMS反相器
MOS管有NMOS管和PMOS管两种。当NMOS 管和PMOS管成对出现在电路中，且二者在工作 中互补，称为CMOS管(意为互补)。MOS管有增 强型和耗尽型两种。在数字电路中，多采用增强 型。
为了电路能正常工作,要求电 源电压VDD大于两只MOS管 的开启电压的绝对值之和。 即VDD﹥VTN+ ︳VTP ︳
3.1 MOS逻辑门电路
• 1、工作原理 当vi处于逻辑0时 vGSN=0V，TN截止； VDD
vGSP=vi－ＶDD=－VDD TP导通，vO=VDD
vI
TP vO
导通
TN 截止
3.1 MOS逻辑门电路
• 当vi处于逻辑1时 vGSN=vi ﹥VTN，TN导通
vGSP=vi－VDD=0V TP截止，vo=0V
第三章 逻辑门电路
本章内容要求：
1、了解逻辑门电路的一般特性。
2、了解MOS管和BJT管的开关特性。
3、了解CMOS和TTL门电路的组成和工作 原理。
4、掌握典型CMOS和TTL门的逻辑功能、 特性、主要参数和使用方法。
3.1 MOS逻辑门电路
• A、逻辑电路的一般特性 逻辑器件的数据手册一般提供门电路的电压传输 特性、输入和输出高、低电压、噪声容限、传输 延迟时间和功耗等技术参数。
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延
迟时间。 4、 功耗
tpd

tpHL
2
tpLH
功耗是指门电路工作时自身消耗的功率。它分为：
静态功耗和动态功耗。
静态功耗：指当电路的输出没有状态转换时的功耗。
（CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。）
• B、MOS开关及其等效电路 1、MOS管的开关作用 ①、NMOS的开关作用
• Vgs﹤VT → Rds 106 () → I 10-6 (A) 0
•Vgs VT → Rds 10 () << RL →vds 0
D接正电源
截止
导通
3.1 MOS逻辑门电路
• ②、结论：
当输入为低电平时，MOS管截止，相当于开关“断 开”，输出高电平，等效为开关断开。
1、输入和输出的高、低电平
数字电路中的高、低电压常用高、低电平描述。 在正逻辑体制中，用逻辑1和0分别表示高、低电 平。
不同系列的集成电路，输入与输出的对应电压范 围是不同的。
3.1 MOS逻辑门电路
• 74HC系列CMOS逻辑电路： 工作电压：5V时， 输入电压：3.5～5.0V对应高电平逻辑1， 0～1.5V对应低电平逻辑0。 输出端带CMOS负载时 ， 输出电压：4.9～5V对应高电平逻辑1 0～0.1V对应低电平逻辑0 输出端带TTL负载时， 输出电压：3.84～5V对应高电平逻辑1 0～0.33V对应低电平逻辑0
5、延时—功耗积
功耗和传输延迟时间的乘积称为延时—功耗积，用 DP表示： DP=tpd ·PD 其值越小，门电路的性能愈好，即越接于理想情况。
3.1 MOS逻辑门电路
• 6、扇入数与扇出数
I、扇入数
门电路的扇入数取决于它的输入端的个、扇出数
门电路的扇出数是指其在正常工作情况下，所 能带同类门电路的最大数目。
2、PL=CLV2DD f（平均功耗） 式中CL—负载电容。 原因：由于CMOS管的负载通常是电容性，当输 出由高电平到低电平，或者由低电平到高电平转 换时，会对电容进行充、放电，此时会增加损耗。
3.1 MOS逻辑门电路
• 动态功耗：
PD=PT+PD =（CPD+CL）V2DD f
其值要比静态功耗要大。另外，由于动态功耗正比 于电源电压的平方，所以在设计CMOS电路时选用 低电源电压器件。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将
最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。
输入高电平的噪声容限：
－ VNH=VOH(min) VIH(min)
输入低电平的噪声容限:
－ VNL=VIL（max） VOL（max）
噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
动态功耗：指当电路在输出发生状态转换时的功耗。
它由两个部分组成：
1、PT=CPDV2DDf
3.1 MOS逻辑门电路
1、PT=CPDV2DD f（瞬时导通功耗） 式中：CPD—功耗电容；VDD—供电电源；f—输出
信号的转换频率。
原因：由于电路输出状态转换的瞬间，其等效电 阻比较小，使有较大的电流从电源经CMOS电路 流入地。
当输入为高电平时，MOS管工作在可变电阻区，相 当于开关“闭合”，输出为低电平，等效为开关闭 合。
2、MOS管的开关特性
在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。