3.1 MOS逻辑门电路 ②、工作原理
VA、VB中只要有 一个为低电平，T2 和T4中就总有一个 导通是截止，而T1和T3 中总有一个导通， 所以VY一定为高电 n个输入端的与非门需要n个 v =1 O=0 NMOS管串联和n个PMOS管并 平。只有当VA和 vA=0 =1 联。 导通VB同时为高电平时， VY才为低电平。 • D、CMOS逻辑门电路 • 1、与非门电路 断开 ①、电路组成
3.1 MOS逻辑门电路
• C、COMS反相器 MOS管有NMOS管和PMOS管两种。当NMOS 管和PMOS管成对出现在电路中，且二者在工作 中互补，称为CMOS管(意为互补)。MOS管有增 强型和耗尽型两种。在数字电路中，多采用增强 型。 为了电路能正常工作,要求电 源电压VDD大于两只MOS管 的开启电压的绝对值之和。 即VDD﹥VTN+ ︳VTP ︳
3.1 MOS逻辑门电路
• 1、工作原理 当vi处于逻辑0时 vGSN=0V，TN截止； VDD
vGSP=vi－ＶDD=－VDD
TP导通，vO=VDD
vI
TP
TN
vO
导通
截止
3.1 MOS逻辑门电路
• 当vi处于逻辑1时 vGSN=vi ﹥VTN，TN导通
vGSP=vi－VDD=0V
TP截止，vo=0V
IOH
P
IIH VOH
VIL
VDD VOH Rp R p (max) nI OH mI IH
m个
n是并联OD门的数目， m是负载门电路高电 平输入电流的数目。
VIL
n个
VIL
3.1 MOS逻辑门电路
VDD IOL VIH
RL IIL VOL
m′是负载门电路低电平输 入电流的数目。在负载门 为CMOS门电路的情况下， m和m′相等。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将 最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。 输入高电平的噪声容限：
VNH=VOH(min) －VIH(min) 输入低电平的噪声容限:
VNL=VIL（max）－VOL（max） 噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
3.1 MOS逻辑门电路
• 6、扇入数与扇出数 I、扇入数 门电路的扇入数取决于它的输入端的个数。 一个四输入的与非门其扇入数Ni=4。 II、扇出数 门电路的扇出数是指其在正常工作情况下，所 能带同类门电路的最大数目。 i、拉电流工作情况 此时驱动门输出高电平，负载电流从驱动门流向 外电路。 IOH（ 驱动门）
第三章 逻辑门电路
本章内容要求：
1、了解逻辑门电路的一般特性。
2、了解MOS管和BJT管的开关特性。 3、了解CMOS和TTL门电路的组成和工作 原理。
4、掌握典型CMOS和TTL门的逻辑功能、 特性、主要参数和使用方法。
3.1 MOS逻辑门电路
• A、逻辑电路的一般特性 逻辑器件的数据手册一般提供门电路的电压传输 特性、输入和输出高、低电压、噪声容限、传输 延迟时间和功耗等技术参数。 1、输入和输出的高、低电平 数字电路中的高、低电压常用高、低电平描述。 在正逻辑体制中，用逻辑1和0分别表示高、低电 平。 不同系列的集成电路，输入与输出的对应电压范 围是不同的。
5 0.3 mA 50 1 0.094mA
①u i =1V时，三极管导通，基 极电流：
u i u BE 1 0.7 iB mA 0.03mA Rb 10
uo=uCE=VCC-iCRc=5-0.03×50×1=3.5V 此时，BJT处于放大状态
D接正电源
截止
导通
3.1 MOS逻辑门电路
• ②、结论： 当输入为低电平时，MOS管截止，相当于开关‚断 开‛，输出高电平，等效为开关断开。 当输入为高电平时，MOS管工作在可变电阻区，相 当于开关‚闭合‛，输出为低电平，等效为开关闭 合。 2、MOS管的开关特性 在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。
VDD
vI
TP
TN
vO
截止 导通
• 综上所述： 当vi为低电平时vo为高电平，vi为高电 平时vo为低电平，电路实现了非逻辑运算，是一 个非门。
2、传输特性 包括电压和电 流传输特性。 把输入电压为 CMOS反相器 1/2VDD称为转 在使用时应尽 折电压或阈值 量避免长期工 电压。此时电 作在BC段。 流最大。
N OH IIH （ 负载门）
3.1 MOS逻辑门电路
• ii、灌电流工作情况 此时驱动门输出低电平，负载电流流入驱动门。
N OL IOL（ 驱动门） IIL （ 负载门）
扇出数NO为二者中的较小者。
3.1 MOS逻辑门电路
• B、MOS开关及其等效电路 • Vgs﹤VT → Rds 106 () → I 10-6 (A) 0 1、MOS管的开关作用 •Vgs VT → Rds 10 () ①、NMOS的开关作用 << RL →vds 0
3.1 MOS逻辑门电路
1、PT=CPDV2DD f（瞬时导通功耗） 式中：CPD—功耗电容；VDD—供电电源；f—输出 信号的转换频率。 原因：由于电路输出状态转换的瞬间，其等效电 阻比较小，使有较大的电流从电源经CMOS电路 流入地。 2、PL=CLV2DD f（平均功耗） 式中CL—负载电容。 原因：由于CMOS管的负载通常是电容性，当输 出由高电平到低电平，或者由低电平到高电平转 换时，会对电容进行充、放电，此时会增加损耗。
TP导通TN截止 TPTN同时导通
3.1 MOS逻辑门电路
TN导通TP截止
阈值电压VT
3.1 MOS逻辑门电路
• 3、工作速度 CMOS反相器在电容负载情况下，它的开通时间 与关闭时间是相等的，主要是由于电路的互补对 称决定的。 VDD
vI TN
TP
C
vO
当vi=0V时，TN截止，TP导通， 由VDD通过TP向负载电容充电， 由于CMOS反相器中，两管gm 值大，其导通电阻小，充电回 路的时间常数小。CMOS反相 器的平均传输延迟时间约为 10ns。
3.1 MOS逻辑门电路
• 当C=1（+5V），C’=0时，vi在0~3V范围内， TN导通，vi在2~5V的范围内TP导通，所以在 0~5V范围内TN和TP至少有一个导通，即传输门导 通，vo=vi。
3.2 TTL逻辑门电路
• A、BJT的开关特性 • 1、BJT的开关作用
C
基极
集电极 C B E
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延 t pHL t pLH 迟时间。 t pd 4、 功耗 2 功耗是指门电路工作时自身消耗的功率。它分为： 静态功耗和动态功耗。 静态功耗：指当电路的输出没有状态转换时的功耗。 （CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。） 动态功耗：指当电路在输出发生状态转换时的功耗。 它由两个部分组成： 1、PT=CPDV2DDf
3.1 MOS逻辑门电路
• 74HC系列CMOS逻辑电路： 工作电压：5V时， 输入电压：3.5～5.0V对应高电平逻辑1， 0～1.5V对应低电平逻辑0。 输出端带CMOS负载时 ， 输出电压：4.9～5V对应高电平逻辑1 0～0.1V对应低电平逻辑0 输出端带TTL负载时， 输出电压：3.84～5V对应高电平逻辑1 0～0.33V对应低电平逻辑0
1
A B C D
Y
Y ( AB) (CD)
0
产 生 一 个 很 大 的 电 流
3.1 MOS逻辑门电路
• 所谓漏极开路指：CMOS门输出电路只有NMOS 管，并且它的漏极是开路的。
A B Y
OD输出与非门逻辑符号 与逻辑表达式
Y AB
VDD RL
A 为了实现线与的逻辑功能， Y Y1 Y2 ( AB ) (CD)B 可将多个门电路输出管的 ( AB CD) 漏极和电源VDD之间，加 C 一公共的上拉电阻。 D
3.1 MOS逻辑门电路
注意： 当CMOS传输门用于模拟电路时，TN和TP的衬底分 别接－5V和+5V，输入信号的变化范围为－5V~+5V。 当CMOS传输门用于数字电路时，TN和TP的衬底 分别接0V和+5V，输入信号的变化范围为0~+5V。 2、工作原理：
当C=0，C‘=1（+5V）时，输 入信号vi的取值在0~+5V范围内， TN和TP同时截止，输入和输出之 间呈高阻态，传输门断开。
断开
Y A+B
3.1 MOS逻辑门电路
• 3、异或门电路 电路组成 工作原理请同学们 自行分析。
Y AB
或非门
与非门
3.1 MOS逻辑门电路
• E、CMOS漏极开路门和三态输出门电路 1、CMOS漏极开路门电路（OD门） 在工程实践中，需要将两个门的输出端并 联来实现与逻辑的功能称为线与。 普通与非门输出不能直接在一起来实现线 与！
3.1 MOS逻辑门电路
• 3、传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它 说明门电路在输入脉冲波形的作用下，其输出波 形相对于输入波形延迟了多长时间。
将输入电压波形上升沿的中点 与输出波形下降沿的中点之间 的延迟时间定义为输出由高电 压到低电平的延迟时间，用tpHL 表示。 将输入电压波形下降沿的中点 与输出波形上升沿的中点之间 的延迟时间，定义为输出由低 电平到高电平的延迟时间，用 tpLH表示。
(VDD VOL ) / Rp m I IL I OL (max)