D接正电源
截止
导通
3.1 MOS逻辑门电路
• ②、结论： 当输入为低电平时，MOS管截止，相当于开关“断 开”，输出高电平，等效为开关断开。 当输入为高电平时，MOS管工作在可变电阻区，相 当于开关“闭合”，输出为低电平，等效为开关闭 合。 2、MOS管的开关特性 在MOS管的开关电路的输入端，加一个脉冲波， 由于MOS管中栅极与衬底电容、漏极与衬底间电容、 栅极与漏极电容以及导通电阻等的存在，使其在导 通和闭合两种状态之间转换时受到电容充放电过程 的影响，输出波形产生延时。
3.1 MOS逻辑门电路
• 2、噪声容限 噪声容限表示门电路的抗干扰能力。通常将 最大噪声幅度称为噪声容限。电路的噪声容限愈 大，其抗干扰能力愈强。 输入高电平的噪声容限：
VNH=VOH(min) －VIH(min) 输入低电平的噪声容限:
VNL=VIL（max）－VOL（max） 噪声容限VNH和VNL的数值越大，抗干扰能力越 强。
vB=1
断开
Y A B
3.1 MOS逻辑门电路
vA、vB只要有一个是高 电平，T1、T3中就有一 导通 个截止，T2、T4中就有 vB=0 断开 一个导通，输出为低电 平；只有当vA、vB同时 为低电平时，T1、T3都 vA=1 n个输入端的或非门必须有 vO=0 =1 vA=0 导通，T2、T4都截止， n个NMOS管并联和n个 输出为高电平。 导通 PMOS管串联。 • 2、或非门电路 ①、电路组成 ②、工作原理
3.1 MOS逻辑门电路
• 有时也用平均传输延迟时间tpd表示一个门电路的延 迟时间。 t pHL t pLH t pd 4、 功耗 2 功耗是指门电路工作时自身消耗的功率。它分为： 静态功耗和动态功耗。 静态功耗：指当电路的输出没有状态转换时的功耗。 （CMOS电路的静态功耗非常低，在很多低功耗的 场合采用CMOS集成电路。） 动态功耗：指当电路在输出发生状态转换时的功耗。 它由两个部分组成： 1、PT=CPDV2DDf
Y
线与逻 辑符号
3.1 MOS逻辑门电路
• 上拉电阻的大小将影响OD门的开关速度，它的值 越小，负载电容的充电时间常数愈小，因而开关 速度愈快。但上拉电阻不能任意减小，它必须保 证输出电流不能超过允许的最大值IOL（max）。 • 上拉电阻的计算V DD VDD (nIOH mIIH )Rp VOH R
TP导通TN截止 TPTN同时导通
3.1 MOS逻辑门电路
TN导通TP截止
阈值电压VT
3.1 MOS逻辑门电路
• 3、工作速度 CMOS反相器在电容负载情况下，它的开通时间 与关闭时间是相等的，主要是由于电路的互补对 称决定的。 VDD
vI TN
TP
C
vO
当vi=0V时，TN截止，TP导通， 由VDD通过TP向负载电容充电， 由于CMOS反相器中，两管gm 值大，其导通电阻小，充电回 路的时间常数小。CMOS反相 器的平均传输延迟时间约为 10ns。
3.1 MOS逻辑Байду номын сангаас电路
• 当C=1（+5V），C’=0时，vi在0~3V范围内，TN 导通，vi在2~5V的范围内TP导通，所以在0~5V范 围内TN和TP至少有一个导通，即传输门导通， vo=vi。
3.2 TTL逻辑门电路
• A、BJT的开关特性 • 1、BJT的开关作用
C
基极
集电极 C B E
断开
Y A+B
3.1 MOS逻辑门电路
• 3、异或门电路 电路组成 工作原理请同学们 自行分析。
Y AB
或非门
与非门
3.1 MOS逻辑门电路
• E、CMOS漏极开路门和三态输出门电路 1、CMOS漏极开路门电路（OD门） 在工程实践中，需要将两个门的输出端并 联来实现与逻辑的功能称为线与。 普通与非门输出不能直接在一起来实现线 与！
3.1 MOS逻辑门电路
注意： 当CMOS传输门用于模拟电路时，TN和TP的衬底分 别接－5V和+5V，输入信号的变化范围为－5V~+5V。 当CMOS传输门用于数字电路时，TN和TP的衬底 分别接0V和+5V，输入信号的变化范围为0~+5V。 2、工作原理：
当C=0，C‘=1（+5V）时，输入 信号vi的取值在0~+5V范围内， TN和TP同时截止，输入和输出之 间呈高阻态，传输门断开。
(VDD VOL ) / Rp m IIL IOL(max)
VIL
VIL
m′个
VDD VOL Rp R p (min) I OL(max) m | I IL |
RP的值选在RP（max）与RP（min）之间。
3.1 MOS逻辑门电路
• 2、三态（TSL）输出门电路 三态门电路的输出除了具有一般门的两种状态： 输出高电平与低电平之外，还有高输出阻抗的第 三态，即高阻态或禁止态。
3.1 MOS逻辑门电路
• 动态功耗： PD=PT+PD =（CPD+CL）V2DD f 其值要比静态功耗要大。另外，由于动态功耗正比 于电源电压的平方，所以在设计CMOS电路时选用 低电源电压器件。 5、延时—功耗积 功耗和传输延迟时间的乘积称为延时—功耗积，用 DP表示： DP=tpd · D P 其值越小，门电路的性能愈好，即越接于理想情况。
3.1 MOS逻辑门电路
• C、COMS反相器 MOS管有NMOS管和PMOS管两种。当NMOS 管和PMOS管成对出现在电路中，且二者在工作 中互补，称为CMOS管(意为互补)。MOS管有增 强型和耗尽型两种。在数字电路中，多采用增强 型。 为了电路能正常工作,要求电 源电压VDD大于两只MOS管 的开启电压的绝对值之和。 即VDD﹥VTN+ ︳VTP ︳
集电极
B 基极 P N P
C B
C
B
N P N 发射极
E
E 发射极
E
NPN型三极管
PNP型三极管
3.2 TTL逻辑门电路
在数字电路中，三极管作为开关元件，主要工作 在饱和和截止两种开关状态，放大区只是极短暂的过 渡状态。
三极管临界饱和时的基极电流：
3.2 TTL逻辑门电路
I BS
VCC U CES R c
IOH
P
IIH VOH
VIL
VDD VOH Rp R p (max) nIOH mIIH
m个
n是并联OD门的数目， m是负载门电路高电 平输入电流的数目。
VIL
n个
VIL
3.1 MOS逻辑门电路
VDD IOL VIH
RL IIL VOL
m′是负载门电路低电平输 入电流的数目。在负载门 为CMOS门电路的情况下， m和m′相等。
1
A B C D
Y
Y ( AB) (CD)
0
产 生 一 个 很 大 的 电 流
3.1 MOS逻辑门电路
• 所谓漏极开路指：CMOS门输出电路只有NMOS 管，并且它的漏极是开路的。
A B Y
OD输出与非门逻辑符号 与逻辑表达式
Y AB
VDD RL
A 为了实现线与的逻辑功能， Y Y1 Y2 ( AB ) (CD)B 可将多个门电路输出管的 漏极和电源VDD之间，加 C ( AB CD) 一公共的上拉电阻。 D
3.1 MOS逻辑门电路 ②、工作原理
VA、VB中只要有 一个为低电平，T2 和T4中就总有一个 导通是截止，而T1和T3 中总有一个导通， 所以VY一定为高电 n个输入端的与非门需要n个 v =1 O=0 NMOS管串联和n个PMOS管并 平。只有当VA和 vA=0 =1 联。 导通VB同时为高电平时， VY才为低电平。 • D、CMOS逻辑门电路 • 1、与非门电路 断开 ①、电路组成
第三章 逻辑门电路
本章内容要求：
1、了解逻辑门电路的一般特性。
2、了解MOS管和BJT管的开关特性。 3、了解CMOS和TTL门电路的组成和工作 原理。
4、掌握典型CMOS和TTL门的逻辑功能、 特性、主要参数和使用方法。
3.1 MOS逻辑门电路
• A、逻辑电路的一般特性 逻辑器件的数据手册一般提供门电路的电压传输 特性、输入和输出高、低电压、噪声容限、传输 延迟时间和功耗等技术参数。 1、输入和输出的高、低电平 数字电路中的高、低电压常用高、低电平描述。 在正逻辑体制中，用逻辑1和0分别表示高、低电 平。 不同系列的集成电路，输入与输出的对应电压范 围是不同的。
3.1 MOS逻辑门电路
• F、CMOS传输门（TG） 传输门可以作为基本单元电路构成各种逻辑电路， 用于数字信号的传输，而且可以在取样—保持电 路、斩波电路等传输模拟信号，所又称之为模拟 开关。 1、电路组成：它由一 个P沟道和一个N沟道 增强型MOSFET并联 而成。VTP与VTN是 结构对称的器件，它 们的源极和漏极可以 互换。所以传输门的 输入与输出可互换。
3.1 MOS逻辑门电路
• 74HC系列CMOS逻辑电路： 工作电压：5V时， 输入电压：3.5～5.0V对应高电平逻辑1， 0～1.5V对应低电平逻辑0。 输出端带CMOS负载时 ， 输出电压：4.9～5V对应高电平逻辑1 0～0.1V对应低电平逻辑0 输出端带TTL负载时， 输出电压：3.84～5V对应高电平逻辑1 0～0.33V对应低电平逻辑0
3.1 MOS逻辑门电路
• 1、工作原理 当vi处于逻辑0时 vGSN=0V，TN截止； VDD
vGSP=vi－ＶDD=－VDD
TP导通，vO=VDD
vI
TP
TN
vO
导通
截止
3.1 MOS逻辑门电路
• 当vi处于逻辑1时 vGSN=vi ﹥VTN，TN导通