1、冯.诺依曼计算机的主要思想是什么？
答：(1)、由运算器、控制器、存储器、输入设备和输出设备五大部分组成。
(2)、数据和程序以二进制代码形式不加区别地存放在存储器中，存放位置由地址指定，
地址码也为二进制。
(3)、控制器是根据存放在存储器中的指令序列及程序来工作的，并由一个程序计数器（即
指令地址计数器）控制指令的执行。
控制器具有判断能力，能以计算结果为基础，选择不同的动作流程。
2、已知PC（8086）计算机主频=4.77MHz，一个时钟周期是多少秒？存储器读总线周期是4个
CLC时钟，问PC计算机每秒最多可从存储器读取多少字节数据？
答：一个时钟周期为Tc=1/4.77MHz=210ns，
每秒最多可从内存读取的字数据为1/(4Tc)=4.77M/4=1.1925M个
每秒最多可从内存读取的字节数据为2*1.1925M=2.385M个
3、8086存储器空间最大为多少？怎样用16位寄存器实现对20位地址的寻址。
答：8086的存储器空间最大可以为220（1MB）；8086计算机引入了内存分段技术，当CPU寻址某个存储单元时，先将16位段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址
4、CPU启动后，有哪些特征？如何寻找8086/8088系统的启动程序？
答：CPU启动后，除了CS的内容为FFFFH，其余所有的寄存器都清零。
当复位信号由高变低时，8086CPU将从内存的FFFF0H处开始执行指令，一般在FFFF0H
（CS*16+IP=FFFFH*16+0000H=FFFF0H）处存放一条无条件转移指令，转移到系统启动程序的入口处。
5、假设程序中的数据定义如下：
PARTNO DW ？
RNAME BD 16 DUP（？）
COUNT DD ？
PLENTH EQU $-PARTNO
问PLENTH的值为多少？它表示什么意义？
答：PLENTH=22，它表示自PARTNO开始到PLETH为止的变量占用的存储单元数。
7、子程序执行完毕后要返回原调用程序，它返回调用程序的什么地方？靠什么命令、什么方
法返回？（实验指导书“实验二”课后思考题）
答：子程序SUBP执行完毕后要返回原调用程序，，它返回调用程序的断点处，即CALL SUBP（FAR）的下一条指令处。
通过子程序中的最后一条指令“RET”返回。
具体的方法是执行RET指令，即从堆栈中弹出4个字节的内容，分别作为IP和CS，程序转去从CS：IP 处开始执行。
若SUBP为near属性，则执行RET指令，即从堆栈中弹出2个字节的内容，作为IP的值，程序转去从原CS：IP处开始执行。
补充：主程序被中断，转去执行中断服务子程序INTP，服务程序执行完毕后要返回原主程序，它返回靠什么指令。
如何返回？
答：返回靠执行IRET指令放回，具体是从堆栈中弹出6个字节的内容，按先后顺序依次作为IP，CS以及FR的值。
之后程序转去从CS：IP开始执行。
注意中断服务子程序INTP，其距离属性为FAR。
8、已知X、Y皆为单字节带符号数，请采用分支结构实现下列表达式（要求编写完整的汇编源
程序）
5、什么是状态标志？CPU常见的状态标志有哪些？
答：
(1)、CPU的状态标志位CF、OF、ZF、SF、AF、PF，是用来表明CPU执行指令过程的结果和特
征的。
(2)、状态信息由中央处理机根据计算机的结果自动设置，6位状态位的意义说明如下：
OF（OverFlag）溢出标志：带符号数计算溢出时为1；
SF（SignFlag）符号标志：运算结果为负时为1，取最高有效位；
ZF（ZeroFlag）零标志：运算结果是0为1；
CF(CarryFlag)进位标志：运算结果有进位为1；
AF(AuxiliaryFlag)辅助进位标志：第3位有进位置1(半字节)；
PF(ParityFlag)奇偶进位标志：运算结果中1的个数位为偶数置1。
6、简述端口的两种编址方式
端口地址和存储器地址统一编址，也称存储器映射方式；I/O端口地址和存储器地址分开独立编址，也称I/O映射方式。
存储器映射方式的优点：访问I/O端口可实现输入/输出操作，还可以对端口内容进行算术逻辑运算、移位等等；能给端口有较大的编址空间，这对大型控制系统和数据通信系统是很有意义的。
存储器映射方式的缺点：端口占用了存储器的地址空间，使存储器容量减小；指令长度比专门I/O指令要长，因而执行速度较慢。
I/O映射方式的优点：I/O端口地址不占用存储器空间；使用专门的I/O指令对端口进行操作，I/O指令短、执行速度快；并且由于专门I/O指令与存储器访问指令有明显的区别，使
程序中I/O操作和存储器操作层次清晰，程序的可读性强。
I/O映射方式的缺点：这种编址方式中，微处理器对存储器及I/O端口是采用不同的控制线进行选择的，因而接口电路比较复杂。
7、什么是总线？总线通常包括哪些信号线？
答：总线是计算机系统各功能部件之间实现互连的一组公共信号线。
通常包括：数据总线，地址总线和控制总线。
其中，数据总线用来传输数据信息，是双向总线；地址总线用于传送CPU发出的地址信息，是单向总线；控制总线用来传送控制信号、时序信号等，CB中每一根线的方向是一定的、单向的，但CB作为一个整体是双向的。
8、简述8088CPU的最大模式和最小模式？
(1)8086CPU工作于最大工作模式,即多个CPU的工作模式时，其总线接口部件由地址锁
存器、双向总线驱动器（总线收发器）、时钟发生器和总线控制器组成。
地址锁存器8282（3片）：当CPUALE有效时，可以将地址信号锁存，以便将8086分时复用的地址/数据线上的地址信息和数据信息分开，得到20根地址线和10根数据线。
总线收发器8286：用于控制CPU与存储器或I/O接口之间数据的双向驱动传送。
时钟发生器8284：用于实现外设和复位信号与CPU工作时序的同步
总线控制器8288：对CPU发出的控制信号进行变换和组合，以得到对存储器和IO端口
的读写信号和对锁存器8282及数据收发器的控制信号，使得总线控制功能更加完善。
（2）8086CPU工作于最小工作模式,即多个CPU的工作模式时，其总线接口部件与最大模式时类似，区别在于没有总线控制器8288，控制直接由CPU得到。
9、简述8259A的工作过程
分两步: (1)处理外设中断申请，决定是否向CPU发中断申请信号。
①中断申请寄存器IRR 锁存外部的中断申请。
若IR0~IR7 引脚上有中断申请，则将IRR
相应位置1
②中断屏蔽寄存器IMR 决定IRR 中的中断申请是否进入优先级裁决器PR。
IMR对应位为0，允许中断申请进入优先级裁决器，为1，不允许进入，中断申请被IMR 屏蔽。
③当前中断服务寄存器ISR 记录CPU正在响应的中断。
ISR中的某位为1，表示CPU正在响应此级中断；ISR中的某位为0，表示CPU没有或已响应完此级中断。
④优先级裁决器PR 据新进入的中断申请和ISR的内容,决定是否发中断申请信号INT。
如果进入的中断申请比ISR 中记录的中断优先级高，则通过8259A 的INT 引脚向CPU发求信号；否则不向CPU 发中断请求信号。
(2)若发中断申请信号且CPU响应，则在CPU中断响应周期送出中断类型号。
①8259A在接收到第一个INTA中断响应信号后：
将ISR 中相应位置1，表示CPU 响应此级中断，将执行此中断源的中断子程；
把IRR中对应的位清0，清除IRR中锁存的IRQi信号。
②8259A在接收到第二个INTA中断响应信号后：
8255通过数据线，将被响应申请的中断类型号送给CPU，其中类型号由ICW2提供，在初
始化8259A时已设定好。