章目录
可见，选择地址不同，所得电路不同！
第13页
第4章 组合逻辑电路 ——数据选择器
例 5: 用卡诺图设计四选一数据选择器，实现如下逻 辑函数： F =∑(0, 1, 5, 6, 7, 9, 10, 14, 15) 解:选AB变量为地址A1A0 , 则变量CD为数据输入端。
AB CD 00 01 00 1 01 11 10 1 1 1 1 1 1 1 11 10
红 黄 绿
R A G
正常工作状态
R A G R A G
R A G
故障状态
R A G R A G R A G R A G R A G
第10页
2018年8月4日星期六
章目录
第4章 组合逻辑电路 ——数据选择器
例3: 运用数据选择器产生 8 位序列01101001 。
解：利用1片八选一数据选择器，只需设置 D0=D3=D5=D6=0， D1=D2=D4=D7=1， 即可产生 01101001 序列。
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
4.2 中规模集成组合逻辑电路
三、数据选择器
1. 四选一数据选择器74153（2四选一MUX） 2. 八选一数据选择器74151 3. MUX的扩展 4. 用数据选择器设计组合逻辑电路
四、数据比较器
1. 四位并行数据比较器7485 2. 数据比较器的应用举例
“1”
“0”
A B C
A2 A1 A0 D0 D1 D2 D3 D4 D5 D6 D7
C
B A
0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1
八选一 F
EN
F0 1 1 0 1 0 0 1 0 1 1 0 1
章目录
2018年8月4日星期六
第15页
第4章 组合逻辑电路 ——数据选择器
接上例
Y A 0 0 1 A1 0 D0 D1 1 D2 D3
Bi 0 1 Ai 0 Ci-1 Ci-1 对比得 D0=D3=Ci-1 1 Ci-1 Ci-1
Ai Bi 0
D1=D2=Ci-1
Si
0 1 0 Ci-1 Ci
四选一MUX卡诺图
D 0 D1 D2 D3
2018年8月4日星期六
章目录
D4 D5 D6 D7
第 6页
第4章 组合逻辑电路 ——数据选择器
例2：用多片74LS153组成 8选1和16选1MUX。
可见,不用使能端也能进行扩展.
D7 D6 D5 D4
D3 D2 D1
D 15 D 14 D 13 D 12 D 11 D 10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
解：采用降维法
CD AB 00 01 11 10 00 1 01 11 1 10 1 1 1 1 1 1 1
A
BC 0 1
00 1 D
01 0 1
11 10 1 D 0 D
降 1维
可用八选一 MUX实现
降 1维
(a)
图 4.2.28
2018年8月4日星期六
(b)
章目录
可用四选一 MUX实现 B 0 1 A CD C 0 C C CD 1 C+D D
EN
F
1 C+D
D
1
图4.2.28 (d)
2018年8月4日星期六
章目录
第20页
第4章 组合逻辑电路 ——数据选择器
1 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 D0 D1 (1) D2 D3 A1 A0 D0 D1 (2) D2 D3 A1 A0 D0 D1 D2 (3) D3 A1 A0 D0 D1 D2 (4) D3 A1 A0
C
由此得到：
D
1
1
D0 D1 D3 D2
2018年8月4日星期六
D0= C D 1 = C+D A D3= C B D2= C + D
章目录
1
C
0
=1
D0 D1 D2 D3 A1 A ½-74153 EN
F
第14页
第4章 组合逻辑电路 ——数据选择器
例6：用一片74153设计一个1位全加器 。 解：1/2-74153和1位全加器的诺图分别如下：
R
1
“1”
第 9页
2018年8月4日星期六
第4章 组合逻辑电路 ——数据选择器
例2：用 Z4 R G R AG RA G RAG RAG 选 1A 数据选择器实现交通灯监测电路。 R ( AG ) R( AG) R( AG ) 1 ( AG) 选用½ -74153 Y1 S1 D0 ( A1 A0 ) D1 ( A1 A0 ) D2 ( A1 A0 ) D3 ( A1 A0 )
数据选择器产生序列信号
2018年8月4日星期六
章目录
第11页
第4章 组合逻辑电路 ——数据选择器
例4：用74151设计函数 F = AB + AC 。 (1)若C、B、A分别接A0、A1、A2 , 得到两 分析： 个卡诺图, 则相应电路如图所示：
A1A0 A2 00
0 1 01 D1 D5 11 10 D3 D2 D7 D6
A1A0 A2 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 Y BA C 00 01 11 10 0 0 1 1 0 1 0 0 1 0
F
2018年8月4日星期六
A B C
VCC
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
图 4.2.25 ( b )
1 Ci-1 1
对比得 D0= 0， D1=D2=Ci-1 D3=1
再将Ai、Bi 分别接74153的A1、A0，得图 4.2.27
2018年8月4日星期六
章目录
第16页
第4章 组合逻辑电路 ——数据选择器
接上例 1位全加器
1EN 1D0 74153 1D1 1D2 1Y 1D3 2D0 2D1 2Y 2D2 2D3 2EN A 1 A 0
D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0
Ⅳ
F3
A 1 A0
Ⅱ
F1
Ⅲ
F2
D3 D 3 D 2 D2 V D1 D 1 D 0 D 0 A1 A 0
D0 A 1 A0
A 1 A0
F
D1
Ⅲ D3 D2 D1 D0
D3 D2 D1 D0
F
Ⅱ
F1
Ⅰ
A 1 A0
2018年8月4日星期六
章目录
第 1页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路 五、全加器
1. 四位串行进位全加器 2. 四位超前进位全加器74283 3. 全加器的应用举例
作业
2018年8月4日星期六
章目录
第 2页
第4章 组合逻辑电路 ——中规模集成组合逻辑电路
三、数据选择器
数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次 在地址输入的控制下, 从多路输入数据中选择一路输出。
01 D1 D5
01 0 1
11 10 D3 D2 D7 D6
11 1 D 10 0 D
章目录
VCC
C B A A0 A1 A 4 D5 D6 D7
EN
F
D
1
图 4.2.28 ( c )
2018年8月4日星期六 第19页
第4章 组合逻辑电路 ——数据选择器
D0 A1 A0
F0
A3 A 2
A2
Ⅰ
F0
A1 A0
A1 A 0
四选一扩为八选一
2018年8月4日星期六
章目录
A1 A0
四选一扩为 十六选一
第 7页
第4章 组合逻辑电路 ——数据选择器
用数据选择器设计组合逻辑电路的步骤：
(1)降维；(可选） (2)逻辑式或卡诺图比对，得选择器输入端数据； (3)画逻辑图。 例1 例2
D0=D3=Ci-1 D1=D2=Ci-1 D0= 0， D1=D2=Ci-1 D3=1 图 4.2.27
2018年8月4日星期六
Si Ci
C i-1
1
VCC
章目录
Ai B i
第17页
第4章 组合逻辑电路 ——数据选择器
例4.2.1：分别用一片74151和½ -74153 实现函数 F = ABC+ABC+ABD+ABD+ACD。
用数据选择器分时传输组成动态译码
D C B A
七a 段b c 译d 码e f g 器
千位 百位 十位 个位
1 A1 0 A0
2018年8月4日星期六
9 8 3 7 当地址量变化周期大于25次/ 功能？ 秒，人眼则无明显闪烁感。 Y3 Y2 译 码 Y1 Y0 器
章目录
第21页
第4章 组合逻辑电路 ——数据比较器 四、数据比较器
C B A
D0 D4
00 0 1
A
BC
Y
01 0 0 11 0 1 10 0 1
VCC
0 1
F
2018年8月4日星期六
图 4.2.25 ( a )
章目录
EN A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
74151
Y
F
第12页
第4章 组合逻辑电路 ——数据选择器
接上例 (2)若C、B、A分别接A2、A1、A0， 得到两卡诺图，则相应的电路图如图所示：