DSP处理器总复习第三章：处理器结构1.了解总线结构：PB CB DB EB PAB CAB DAB EAB◆程序总线（PB）◆三条数据总线（CB、DB、EB）CB、DB :数据读总线EB：数据写总线◆四条地址总线（PAB、CAB、DAB、EAB）2.了解CPU的内核：算数逻辑单元ALU；累加器ACCA,ACCB；桶形移位寄存器；乘加单元；比较选择和存储单元（CSSU）；指数编码器（EXP encoder）（P50）MAC *AR2+, *AR3+, A (只能用累加器A)3.掌握存储器组织结构：①注意引脚：PS,DS,IS,MSTRB,IOSTRB,MP/MC.以及位：OVLY,DROM的使用。
程序空间，数据空间，I/O空间。
PS非（程序存储的片选）：低电平有效外部总线和PB及PAB连通，CPU访问存放在外部存储器中的程序指令；DS非（数据存储的片选）：低电平有效，外部总线和数据总线连通IS非（I/O口的片选）：当CPU执行PORTR或PORTW指令时，IS非有效。
PMST处理器模式状态寄存器的三个位(MP/MC、OVL Y、DROM) 会影响存储器配置：☐MP/MC 决定是否将片上ROM存储器映射到程序空间⏹=0 微型计算机模式，片上ROM被映射到程序空间⏹=1 微处理器模式，片上ROM不被映射到程序空间⏹复位值：由MP/MC 引脚状态决定☐OVLY (RAM overlay)⏹=0 RAM不重叠，片上RAM只映射到数据空间⏹=1 RAM重叠，片上RAM同时映射到数据空间和程序空间⏹复位值：0☐DROM (Data ROM)⏹=0 片上ROM不被映射到数据空间⏹=1 片上ROM的一部分被映射到数据空间⏹复位值：0②CPU寄存器：重点掌握IMR,IFR,ST0,ST1,PMST, A,B,AR0~AR7,BK,BRC,SP其中ST0，ST1，PMST中各位的含义。
中断寄存器（IMR、IFR）：中断屏蔽寄存器，可用于屏蔽中断中断标志寄存器（IFR）状态寄存器ST0TC：测试/控制标志DP：数据存储器页指针C：借位标志状态寄存器ST1CPL：编译模式选择位XF：XF引脚状态控制位SXM：符号扩展模式位HM：保持模式CPU挂起位C16：双16运算使能位ASM：累加器移位模式处理器模式状态寄存器（PMST）:用于控制C54x DSP的存储器映射方式、存放中断向量表指针等●辅助计存器（AR0~AR7）:通过AR0~AR7访问数据空间中数据的方式被称为间接寻址方式●循环缓冲区大小寄存器（BK）ARAU单元使用16位循环缓冲区大小寄存器（BK）实现循环递增/递减寻址●块重复寄存器（BRC、RSA、REA）☐16位块重复计数寄存器（BRC）用于存放一个汇编语言代码块需要被重复执行的次数☐16位块重复起始地址寄存器（RSA）用于存放被重复程序块的起始地址☐16位块重复结束地址寄存器（REA）用于存放被重复程序块的结束地址CPU根据这三个寄存器的内容执行块重复指令●堆栈指针寄存器（SP）: DP和SP则用于直接寻址方式, SP同时也用于实现堆栈寻址☐存放的是系统堆栈的栈顶地址☐压栈和出栈指令就是通过SP指针实现的☐中断、TRAP、函数调用/返回和PUSHD、PUSHM、POPD以及POPM等指令都会使用SP进行堆栈操作⏹其中AR0~AR7、ARAU0、ARAU1、ARP、BK构成一个独立的逻辑模块实现包括循环寻址和位倒序寻址在内的各种间接寻址方式4.系统复位：IPTR,MP/MC,PC,INTM,IFR.☐IPTR被设置为1FFh☐MP/MC 位被设置为与MP/MC 引脚相同的状态若MP/MC =0，复位后CPU将从内部ROM开始读取指令执行若MP/MC =1，复位后CPU将读取外部程序存储器中的指令并执行☐PC被设置为FF80h，XPC被清零☐设置INTM = 1，即全局关闭可屏蔽中断☐设置IFR = 0000H☐一个内部同步复位信号被发给片上外设软件中断，硬件中断，非可屏蔽中断，可屏蔽中断。
了解IMR中各位的含义。
●按照中断产生方式分为软件中断和硬件中断软件中断，是由程序指令(INTR、TRAP、RESET) 触发的硬件中断：是由硬件设备产生的外部硬件中断——由片外设备产生的中断(例如ADC/DAC向DSP发出的中断)内部硬件中断——由片上外设中断如（定时器、串口、DMA等) 发出的中断●按照是可屏蔽性可分为两类可屏蔽中断：可以通过软件被禁止/使能的中断。
C54x DSP的可屏蔽中断包括：所有的内部硬件中断；除NMI 、RS之外的外部硬件中断非可屏蔽中断：不能被禁止的中断C54x 的非可屏蔽中断有：所有的软件中断；外部中断NMI (DSP外部中断引脚NMI)；复位中断RS (DSP外部中断引脚RS)●CPU在响应NMI 中断时，将不能被任何其他中断打断，包括复位中断●IFR：中断标志寄存器(地址0x01)当一个可屏蔽中断产生时，IFR中相应的中断标志位会被置1，当CPU响应该中断后，该标志位才被清除清除中断标志还可通过：软件或硬件复位；向标志位写1；使用INTR #K指令响应该中断●IMR (Interrupt Mask Register) 中断屏蔽寄存器(地址0x00)当ST1 的INTM 位为0 时，IMR 可用于禁止和使能可屏蔽中断，向IMR 中的某个屏蔽位写 1 就能使能相应的可屏蔽中断。
如果写0，则相应的中断被禁止6.掌握片上外设：通用IO引脚，定时器（掌握TCR中各位的含义），时钟发生器，MCBSP,DMA 控制器，外部总线接口，HPI接口：掌握HCNTL0，HCNTL1的含义。
●通用I/O 引脚：XF 、BIO☐BIO ：跳转控制输入引脚可以用来监测外部设备状态。
程序可以根据BIO引脚的逻辑电平来执行一个转移。
例如：BC 2000h, BIO; branching to address 2000h when BIO low☐XF：外部标志输出引脚可以用来发信号给外部设备。
通过对CPU状态寄存器ST1中的XF位置(1)/清零(0)，能使XF引脚输出高/低电平，完成与外部设备的握手功能。
SSBX XF; set XF to 1RSBX XF; reset XF to 0●定时计数器/定时器时钟生成器TRB：定时器重载位TSS;定时器停止位●多通道缓冲串口(McBSP)McBSP是一种高速、双向、多通道的带缓冲的串行数据通信端口。
通过它DSP可以和其他DSP器件、或其他串口器件(如串口ADC/DAC) 通信。
⏹McBSP的特点:①全双工通信②双缓冲数据发送通道和三缓冲数据接收通道③收发通道有各自独立的移位时钟和帧同步信号④可编程移位时钟和帧同步信号发生器⑤可编程的帧同步和移位时钟信号极性⑥可编程元素位宽和帧长⑦自动μ-Law 和A-Law 压扩功能⑧多达128路的发送或接收通道，可实现时分多路串行通信⑨可直接连接标准编码器器件(Codecs) ，模拟接口芯片(AICs)，串行A/D和D/A器件、串行无线收发器等串行设备10 可适应多种串行通信协议，如T1/E1、H.100、SCSA、IOM-2、AC97、ISS、SPI等McBSP配置方法⏹通过清零SPCR[1,2]中的XRST、RRST、GRST、FRST位，使McBSP的发送路径、接收路径、采样率生成器进入复位状态⏹根据需要正确配置McBSP的控制寄存器SRGR、SPCR、XCR、RCR、PCR以及多通道寄存器。
⏹设置GRST=1，等待2个CLKR/X时钟周期的时间，保证内部时钟分频器稳定下来⏹如果使用DMA来服务McBSP，则根据需要初始化并启动DMA，如果要使用中断，则使能中断⏹设置XRST=1、RRST=1，打开发送路径和接收路径⏹如果要使用FSG作为帧同步，则设置FRST=1，此时FSR/X将开始产生，数据收发路径开始工作，中断或事件开始出现。
如果使用DXR到XSR拷贝产生帧同步的方式，则不需要置位FRST。
McBSP 回顾⏹使用接收通道还是发送通道还是两个通道同时工作？⏹采用什么样的数据传输格式？☐字长、帧长、Dual-phase、自动压扩…………………...(RCR、XCR)⏹串行时钟和帧同步由谁提供？☐McBSP 内部时钟电路产生，CLK/FS 输出……………..(PCR、SRGR)☐外围设备提供，CLK/FS 输入……………………………(PCR)⏹如何保持连续的传输流？☐轮询方式、中断方式、DMA方式…………………………(SPCR⏹时钟/帧同步信号极性？☐时钟下降沿/上升沿采样？帧同步高/低电平有效？...(PCR)⏹I/O 模式？……………………………………......(PCR)⏹多通道模式？…………………......(MCR、RCER、XCER)●直接存储器访问控制器(DMA)⏹DMA控制器能够在CPU不干预的情况下，在存储空间中的两个区域之间进行数据传输。
存储空间涵盖☐内部存储器☐内部外设的数据寄存器☐外部存储器☐连接在外部总线上的外部存储器或其它类型的设备☐HPI接口⏹C54x DSP的DMA控制器具有6个通道，每个通道可以独立设置并能够同时工作⏹DMA通道一旦被配置并启动，CPU就可以空闲下来去执行运算任务，而DMA通道则负责在后台进行数据搬移DMA工作模式⏹自动初始化使能模式☐每当DMA通道完成一次搬移任务，全局寄存器中的值就会自动被装载到DMA通道的相应的环境寄存器中，然后DMA通道会重新被启动⏹禁止模式DMA通道产生中断给CPU，DMA通道的中断可以选择在多种时刻发出，例如在一帧结束时或在一个数据块结束时●外部总线接口重点：主机接口(HPI)HPI是一种8位的并行接口，包括一条8位的数据/地址复用总线和一组控制信号，不需要额外的逻辑电路就能够与主机连接实现通信☐主机是通过HPI内部的三个寄存器(控制寄存器HPIC、地址寄存器HPIA和数据寄存器HPID)与C54x DSP进行数据通信的，HPI接口的控制信号都是由外部主机提供的，HPI接口可看成是主机的一个外设☐主机访问HPI的过程可简单地描述为：☐设置寄存器HPIC☐通过复用总线写入要访问的地址到HPIA寄存器中☐通过复用总线读写HPID寄存器进行数据交换☐C54x DSP 的HPI则可根据HPIA寄存器中的地址，通过外设总线及数据总线在HPID 寄存器和数据空间中的一个2K字存储区之间交换数据HPI工作模式与寄存器⏹HPI存储器——数据空间中的一个2K字存储区，地址为0x1000~0x17FF，位于片上DARAM中⏹主机可以通过HPI接口间接访问到HPI存储器⏹根据主机和C54x DSP对HPI存储器的共享情况，HPI可以被设置为两种工作方式：☐共享访问模式（SAM）：主机和C54x DSP都能对访问HPI存储器。