指导 老师 评 议 成绩评定： 指导教师签名：
Cn=0 有进位 F=（66） F=（E8） F=（7E） F=（00） F=（A6 ） F=（28 ） F=（BE ） F=（40 ） F=（8B ） F=（ 0D） F=（A3 ） F=（ 25） F=（ CB） F=（4D ） F=（ E3） F=（ 65） F=（9A） F=（18） F=（82） F=（00 ） F=（DA） F=（58 ） F=（C2 ） F=（40 ） F=（BF ） F=（3D） F=（A7） F=（25） F=（FF） F=（7D） F=（E7） F=（65）
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用 来显示内总线上的数据。控制信号中除T4 为脉冲信号，其它均为 电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相 应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接 至“STATE UNIT”单元中的微动开关KK2 的输出端。在进行实验 时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电 平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模 拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、LDDR2 为高电平 有效。 对于单总线数据通路，作实验时就要分时控制总线，即当向 DR1、DR2 工作暂存器打入数据时，数据开关三态门打开，这时应
四 川 大 学 计 算 机 学 院、软 件 学 院
实 验 报 告
学号： 姓名： X Y 专业： 计算机科学与技术 班级： 第：12 周 课程 实验课 计算机组成原理 2 名称 时 实验 实验时 计算机组成原理 2011-11-13 项目 间 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 实验 3．学习运算器的设计方法。 目的 4．掌握简单运算器的数据传送通路。 5．验证运算功能发生器74LS181 的组合功能。 实验 环境 TDN-CM++计算机组成原理教学实验系统一台，排线若干 1.实验原理： 实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两 片74LS181 芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进 高4位运算中。低位芯片的进位输入端Cn 可与外来进位相连，高位 实验 芯片的进位输出引至外部。 内容 两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6（算 1。为进行双操作数运算，运算器的两个数据输入端分别由两个数 法、 据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内 程 总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端 序、 LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的 步骤 数据就被锁存进DR1 或DR2 中了。 和方 为控制运算器向内总线上输出运算结果，在其输出端连接了 法） 一个三态门（用74LS245 实现）。若要将运算结果输出到总线上， 则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻 态。数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算 的数据。其中，输入开关经过一个三态门（74LS245）和内总线相 连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通 过三态门而送入内总线中。
保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也 应保证数据输入三态门是在关闭状态。
2.实验步骤：
1．按图2.6-2 连接实验电路并检查无误。图中将用户需要连接的 信号线用小圆圈标明（其 它实验相同，不再说明）。 2．开电源开关。 3．用输入开关向暂存器DR1 置数。 ①拨动输入开关形成二进制数01100101（或其它数值）。（数据显 示灯亮为0，灭为1）。 ②使SWITCH UNIT 单元中的开关SW-B=0（打开数据输入三态门）、 ALU-B=1（关闭 ALU 输出三态门）、LDDR1=1、LDDR2=0。 ③按动微动开关KK2，则将二进制数01100101 置入DR1 中。 4．用输入开关向暂存器DR2 置数。 ①拨动输入开关形成二进制数10100111（或其它数值）。 ②SW-B=0、ALU-B=1 保持不变，改变LDDR1、LDDR2，使LDDR1=0、 LDDR2=1。 ③按动微动开关KK2，则将二进制数10100111 置入DR2 中。 5．检验DR1 和DR2 中存的数是否正确。 ①关闭数据输入三态门（SW-B=1），打开ALU 输出三态门（ALUB=0），并使LDDR1=0、 LDDR2=0，关闭寄存器。 ②置S3、S2、 S1、S0 、M 为1 1 1 1 1，总线显示灯则显示DR1 中的数。 ③置S3、S2、 S1、S0 、M 为1 0 1 0 1，总线显示灯则显示DR2 中的数。 6．改变运算器的功能设置，观察运算器的输出。 ①SW-B=1、ALU-B=0 保持不变。 ②按表2-2 置S3、S2、 S1、S0 、M、Cn 的数值，并观察总线显示 灯显示的结果。 例如：置S3、S2、 S1、S0 、M、Cn 为1 0 0 1 0 1，运算器作加 （接 法运算。 上） 置S3、S2、 S1、S0 、M、Cn 为0 1 1 0 0 0，运算器作减法运 实验 算。 内容 7．验证74LS181 的算术运算和逻辑运算功能（采用正逻辑） （算 在给定DR1=65、DR2=A7 的情况下，改变运算器的功能设置，观
法、 察运算器的输出，填入下表中，并和理论分析进行比较、验证。 程 序、 步骤 和方 法）
M=0（算术运算） DR1 DR2
S3 S2 S1 S0
M=1 （逻辑运 算）
Cn=1 无进位 65 65 65 65 65 65 65 65 65 65 65 65 65 65 65 65 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 A7 ０００ ０ ００ ０１ ００ １０ ００ １１ ０１ ００ ０１ ０１ ０１ １０ ０１ １１ １０ ００ １０ ０１ １０ １０ １０ １１ １１ ００ １１ ０１ １１ １０ １１ １１ F=（65） F=（E7） F=（7D） F=（FF） F=（A5 ） F=（27 ） F=（BD ） F=（3F ） F=（8A ） F=（ 0C） F=（ A2） F=（ 24） F=（ CA） F=（ 4C） F=（ E2） F=（ 64）
根据实验步骤，一步一步操作，在DR1=65，DR2=A7的 结 条件下，改变运算器的设置，使得运算器输出结果，并记 论 录下来。 （结 经过验证，发现在M=0（即执行算术运算），有进位时 果） 输出结果比无进位时输出结果大1。在执行逻辑运算时， 也符合预期结果，表明整个实验是成功的。 通过本次实验了解运算器的组成结构（即输入逻辑、 输出逻辑、算术逻辑单元总线相连，同时 两个输入端通过两个锁存器也与数据总线相连。 同时，数据显示灯连接上数据总线，用来显示数据总 线的内容。暂存器的作用也体现了出来（暂存中间结 果），教材上的数据通路结构在此更是体现到了，各部件 小 之间的信息传送通过内总线来完成。三态门的功能以及工 结 作原理也比较清晰了。将这些知识组织起来，并亲手实 践，在实践过程中，连线比较枯燥，刚开始连错了，造成 重大失误，后来纠正后，一次成功，这也说明了实验过程 中的各个环节都是非常重要的。 最终，将结果记录下来，完成了本次实验。本次实 验，提高了我对组成原理实验的积极性，更教育了我实验 要认真，要培养了我实验要认真，要严谨的态度，将课本 知识运用到实践之中，也提高了对课程学习的热情。