学科代码编号文献综述学号：0040509010研究生：王新建导师：吴建生教授姜传海教授研究方向：材料科学论文题目：学科：材料学学院：材料科学与工程系入学时间：2004年9月开题时间：2005年10月20日年月日0 引言 (1)1．大规模集成电路的发展以及铜互连工艺的概述 (2)1.1．大规模集成电路的发展概况 (2)1.2．ULSI中铝互连线的发展 (4)1.3．ULSI中铜互连线工艺的提出、发展及存在的问题 (5)1.3.1．铜互连工艺的提出 (5)1.3.2．铜互连技术的主要问题 (8)2．铜互连的扩散阻挡层的发展现状的概述 (10)3．扩散基本理论以及铜互连薄膜中的二维扩散研究的现状 (12)3.1．Fick扩散定律及扩散系数 (13)3.1.1．Fick第二扩散定律 (13)3.1.2．扩散系数的确定及Arrhenius公式 (14)3.2．薄膜扩散理论 (14)3.2.2．单晶薄膜的扩散动力学理论的研究 (15)3.2.3．多晶薄膜扩散动力学理论的研究 (16)3.3．溶质对晶粒间界扩散的影响 (21)3.3.1溶质在高温时增加晶粒间界扩散 (21)3.3.2溶质在低温时减小晶粒间界的扩散 (22)3.4．铜薄膜中铜原子层间的扩散失效 (22)4．铜互连膜合金化的研究现状 (23)5．本课题的研究思想、研究目标和研究内容及可行性分析 (25)5.1．本课题的研究思想 (25)5.2．研究的内容、研究目标及拟解决的关键问题 (25)6．年度研究计划及预期研究结果 (28)7．目前的初步研究结果 (28)参考文献 (31)0 引言金属化是集成电路一道重要的工序，在集成电路制造工艺中Al是最早使用的内连线材料，然而随着集成电路集成度的不断提高，铝线逐渐不能适应新的要求。
其中电阻率偏高和易产生电迁移失效是Al线的主要不足。
采用Cu作为内连线材料有以下优点：(a) 电阻率低。
Cu的电阻率是1.7 μΩ·cm，比Al的电阻率2.7 μΩ·cm(200℃)低，降低了RC延迟，提高了集成电路的速度。
(b) 降低损耗，窄的线宽消耗更少的能量。
(c) 高的布线密度。
窄的线宽意味着单位面积上可以有更高的布线密度，同时意味着减少布线的层数。
(d) 高的抗电迁移能力。
Cu的熔点比Al高，因此有更好的抗电迁移能力。
虽然Cu有良好的电学性能，但是集成电路是一个体系，引入Cu可能会产生新的力学和电学问题，引入Cu后主要产生以下问题：(a) Cu对Si有很强的扩散能力。
Cu扩散到Si 中去会与Si发生反应导致集成电路失效。
(b) Cu与Si基体的结合强度不高，易脱落。
(c) Cu 在低温下(<200℃)易氧化，而且不会形成致密的氧化膜以防止进一步氧化。
(d) Cu在热循环过程中要承受比Al更大的热应力。
为了解决上面的问题通常采用如下两种措施:(a)一般在Cu与Si基底之间镀一层扩散阻挡层以减缓Cu与Si基底的扩散和反应，同时提高Cu膜与Si基底的结合强度。
(b)在Cu中加入合金元素以提高Cu的抗氧化、抗电迁移能力，同时提高Cu的力学性能。
由于采用常规的气相沉积方法获得的扩散阻挡层的台阶覆盖性差，薄膜较厚，因此，合金化作为一种潜在的有效提高界面结合力以及阻止铜硅互扩散的方法，引起了越来越多的人的关住。
国内外已经对合金元素加入到铜互连线中的影响进行了较多的研究，然而，关于合金元素对铜/硅界面处的相互作用、界面反应以及元素间相互扩散的影响的报道还很少。
近来，M. J. Frederick 和G. Ramanath的一篇文章对Cu-Mg/SiO2薄膜系统的界面发应以及相互扩散进行了报道。
结果表明合金元素的加入对提高铜互连膜的性能较大影响。
本文就是针对铜互连工艺中的影响集成电路质量的铜硅互扩散，根据二维薄膜材料的扩散特点，对导电薄膜材料铜的扩散规律，铜硅界面相互作用以及合金元素对它们的影响进行研究和分析，以期能够消除或者减薄目前常用的扩散阻挡层。
1．大规模集成电路的发展以及铜互连工艺的概述1.1．大规模集成电路的发展概况九十年代以后，大规模集成电路（Large Scale Integration，LSI）工艺的发展仍然依照摩尔定律[1]（摩尔定律：每三年器件尺寸缩小2／3，芯片面积约增加1.5倍和芯片中的晶体管数目增加4倍。
这就是由Intel公司创始人之一的Gordon E. Moore博士1965年总结出来的规律，被称为摩尔定律）所预言的发展速度急剧增加。
集成电路技术目前已发展到甚大规模阶段，即ULSI（Ultra Large-Scale Integration）。
每一个芯片所含的元器件数已达1亿个，相应其微细加工工艺己到达深亚微米级（小于等于0.35 μm）技术，并将继续向0.25 μm、0.18 μm、0.l μm发展，器件性能则向着更高速、低功耗方向发展。
SIA[2]（Semiconductor Industry Association）在95年就曾预测未来10年内互连线的发展趋势是：IC的特征尺寸将达到0.07 μm，线宽0.08 μm，布线间距0.12 μm，介质厚度0.5 μm，电源电压将降到1伏，工作频率将达到0.1GHZ。
而实际的发展己突破了这一预测。
现在微细加工技术己从0.6 μm 提高到0.18 μm的水平；0.18 urn的IG位动态随机存取存储器（Dynamic Random Access Memory DRAM）己研制成功；256 M位的DRAM己进入大量生产阶段；具有64位速度位IGH的微处理器己宣告研制成功[3]。
表1-1为世界集成电路技术发展趋势预测[4]。
目前0.25 μm和0.18 μm已开始进入大生产。
0.15 μm和0.13 μm大生产技术也已经完成开发，具备了表1.1 世界集成电路技术发展趋势Table 1.1 the development of technology world IC大生产的条件。
随着集成电路特征尺寸的减小和集成密度的提高，金属互连在整个集成电路芯片中所占面积和成本愈来愈高。
在深亚微米VLSI，曾有人统计过，一个芯片需要5－6层布线，其内部连线的总长度可达四公里，任何一点的互连线缺陷对芯片来说都是致命的。
而一个复杂系统的失效，往往仅仅是由于一个芯片的故障引起的，因为对于一个串连系统，只要一个器件的失效就会导致整个系统的瘫痪，而对于一个并联系统，一个器件的失效会导致其他器件因承受过量应力而迅速毁坏。
现在的电子系统要求工作在更高的工作频率下，这要求更高的工作电流密度，也就要求更高的可靠性。
但是，根据器件等比例缩小[5]（Scaling-down）的基本原理，器件特征尺寸的缩小导致了电流密度的上升，而金属化系统所受的影响最为严重。
由1989年Gaginj[6]等人分析研究了尺度效应对金属化电流密度的影响，见表l－2。
其中k为器件特征尺寸缩小的倍数，也就是金属化系统要缩小的倍数。
从表中可见，当特征尺寸卜降k倍时，会使电阻、电流密度增大，产生的焦耳热急剧增加，加速了器件的失效。
表1-2 尺度效应对金属化布线参数的影响Table 1-2 The scale effect in metallization interconnect同时，随着互连线横截面积的减小，互连线层数的增加，导致RC时间常数增大，使得减小器件特征尺寸，提高晶体管工作频率和IC传输速度的努力受到制约。
据估计，在0.25 μm 技术时，互连引线RC时间常数引起的时间延迟己与晶体管本身的延迟相当；当特征尺寸进一步减小时互连引线的时间延迟将成为突出问题。
这一部分可以用以下公式来描述[7]：τ = RC = (ρL/Wt) *(Kε0LW/tILD)其中τ是指total signal delay, R是指金属层的电阻, C是指介电层的电容，ρ是互联金属的电阻率，L是指长度，W是指长度，t是指厚度，K是介电常数。
由公式可见，选用电阻率比较小的金属材料作为互联材料，和选用介电常数比较小的介电材料是降低信号延时、提高时钟频率的两个主要方向。
也是互连线材料选用的重要原则之一。
1.2．ULSI中铝互连线的发展器件中的金属化工艺是指硅器件及集成电路在完成芯片制造工艺之后，制作欧姆接触和金属连接来完成整个电路的功能。
集成电路的金属化的要求是：①与n型、P型硅衬底都形成欧姆接触：②与绝缘膜的粘阻性好；③阻抗低，最好在4×10-9Ω.cm以下；④结构稳定，不易发生电迁移及腐蚀现象；⑤易刻蚀；③淀积工艺简单；①成本低。
在采用铜互连线以前，金属化系统的两大分支是铝金属化系统和金金属化系统。
由于金抗电迁徙能力远高于铝，而且其电阻率也远低于铝，因此在大功率器件中用的较多。
但是，因为金的成本远高于铝，而且金/硅界面互溶问题严重，所以，在VLSI和小功率器件中普遍采用铝金属化系统。
铝应用于金属化系统中，具有以下的优点而被半导体器件和集成电路生产厂家广泛采用：①电阻率小：②与热生长的SiO2或淀积的介质膜有良好的粘附性；③能与半导体形成较低的欧姆接触；④便于淀积和光刻。
但是，随着微细加工线条尺寸的缩小，铝互连线的缺点也越来越显示出来[3,8,9]。
首先铝的电阻率偏高(2.7 μΩ·cm)，RC延迟效应较强，降低集成电路的速度；其次，铝的熔点低，容易产生电迁移失效：即当集成电路工作时，铝互连线内会有一定的电流通过，导致铝互连线中的铝离子出现热激发，与电子产生动量交换，并沿着电子流的方向迁徙，这种传输过程在高温（T＞200 ℃）和大电流密度（j＞＝106 A/cm2）的作用下尤为显著。
经过几小时至几百小时后，铝布线就会出现空洞、裂纹和晶瘤，从而造成集成电路开路失效，这就是电徙动现象，也称为电迁徙或电迁移[3]。
产生电迁移失效的内因是铝布线内部结构的非均匀性，外因是高温和大电流密度。
铝布线的条宽越窄，发生电迁移失效的几率就越大。
随着集成电路集成度的不断提高，要求集成电路的特征尺寸越来越小，这样继续采用铝布线会严重影响集成电路的可靠性。
在高温下（大于400 ℃），硅会向铝中融解，形成化合物。
时间越长，温度越高，融解的硅就越多，就形成了渗透坑。
以后就是渗透坑逐渐长大的阶段，因为渗透坑表面自由能最小，所以硅饱和以后小坑逐渐长大，坑数减少，坑尺寸增大，最后导致短路或开路失效。
同时，铝金属膜还存在较为严重的腐蚀，在通电的情况下，铝膜会发生电解腐蚀，造成器件失效。
据统计有，有30～50％的集成电路失效是由铝互连线失效引起的。
而且，铝的机械强度小，在工艺中容易划伤。
另外，互连线尺寸大，单层布线少；低温下不能沉积形成高纵横比的通道；易与高分子材料粘附；很难平面化等也成为限制Al互连线广泛应用的缺点。