3/4卷积码编码原理分析与建模仿真一、摘要卷积码是一种性能优越的信道编码。
它的编码器和译码器都比较容易实现，同时它具有较强的纠错能力。
随着纠错编码理论研究的不断深入，卷积码的实际应用越来越广泛。
本文简明地介绍了卷积码的编码原理和Viterbi译码原理。
并在SIMULINK模块设计中，完成了对卷积码的编码和译码以及误比特统计整个过程的模块仿真。
最后，通过在仿真过程中分析了卷积码误比特率与信噪比之间的关系，及卷积码与非卷积码的对比。
经过仿真和实测，并对测试结果作了分析。
关键词：卷积码编码建模 SIMULINK仿真目录一、摘要 ................................................................................................................................................................. - 1 -二、设计目的和意义 ............................................................................................................................................. - 2 -三、设计原理 ......................................................................................................................................................... - 3 -3.1 卷积码基本概念 ...................................................................................................................................... - 3 -3.2 卷积码的结构 .......................................................................................................................................... - 3 -3.3 卷积码的解析表示 .................................................................................................................................. - 4 -3.4 卷积码的译码 .......................................................................................................................................... - 4 -3.4.1 卷积码译码的方式........................................................................................................................ - 4 -3.5.2 卷积码的Viterbi译码 .................................................................................................................. - 5 -四、详细设计步骤 ................................................................................................................................................. - 6 -4.1 卷积码的仿真 .......................................................................................................................................... - 6 -4.1.1 SIMULINK仿真模块的参数设置及意义 ................................................................................. - 6 -五、设计结果及分析 ........................................................................................................................................... - 11 -5.1不同信噪比对卷积码的影响.................................................................................................................. - 11 -5.2卷积码的对比 ........................................................................................................................................ - 12 -六、总结 ............................................................................................................................................................... - 14 -七、体会 ............................................................................................................................................................... - 14 -八、参考文献 ....................................................................................................................................................... - 14 -二、设计目的和意义因为信道中信号不可避免会受到干扰而出错。
为实现可靠性通信，主要有两种途径:一种是增加发送信号的功率，提高接收端的信号噪声比;另一种是采用编码的方法对信道差错进行控制。
前者常常受条件限制，不是所有情况都能采用。
而编码理论可以解决这个问题，使得成本降低，实用性增强。
随着现代通信的发展，卷积码以其高速性和可靠性在实际应用中越来越广泛。
1967年Viterbi译码算法的提出，使卷积码成为信道编码中最重要的编码方式之一。
在卷积码中，因为Viterbi算法效率高，速度快，结构相对简单等特点，被广泛应用于各种数据传输系统。
特别是深空通信、卫星通信系统中。
因此采用Viterbi译码算法具有非常现实的意义。
三、设计原理本文在分析卷积码编译码器原理的基础上，通过MATLAB的SIMULINK模块对卷积编码、解码进行仿真。
通过仿真可以更清楚的认识到卷积码的编码，解码的各个环节，并对仿真结果进行了分析。
得出卷积码Viterbi译码的误比特性能的分析，从而验证了卷积码的正确性。
3.1 卷积码基本概念卷积码是一种性能优越的信道编码。
(n ,k ,N) 表示把k个信息比特编成n个比特，N为编码约束长度,说明编码过程中互相约束的码段个数。
卷积码编码后的n 个码元不仅与当前组的k个信息比特有关,而且与前N - 1个输入组的信息比特有关。
编码过程中相互关联的码元有N ×n个。
R = k/n是卷积码的码率,码率和约束长度是衡量卷积码的两个重要参数。
卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。
卷积码的纠错能力随着N的增加而增大，而差错率随着N的增加而指数下降。
在编码器复杂性相同的情况下，卷积码的性能优于分组码。
分组码的译码算法可以由其代数特性得到。
卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码。
3.2 卷积码的结构图2-1卷积码的编码器一般都比较简单。
图2-1是一般情况下的卷积码编码器框图。
它包括：一个由N段组成的输入移位寄存器，每段有k级，共Nk位寄存器；一组n个模2和相加器；一个由n级组成的输出移位寄存器。
对应于每段k个比特的输入序列，输出n个比特。
由图可知，n个输出比特不但与当前k个比特的输入比特有关，而且与以前的（N-1）k个输入信息有关。
整个编码过程可以看成是输入信息序列与由移位寄存器和模2加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。
输入序列输出序列图2-2如图2-2是卷积码（4，3，2）卷积编码器的一个框图。
左边是信息的输入。
下面分别是系统位输出和校验位输出。
其中间是6个移位寄存器和4个模2加法器。
简单的说就是信息位经过移位寄存器和一个模2加法器产生一个系统位和校验位加在一起输出。
可以看出：每输入一个比特，移位寄存器中就向右移动一个位子。
原来的第四个寄存器就被移出。
可见卷积编码不只与现在的输入比特有关还与前面的1个比特有关。
在这里，其中约束长度是N=2，k=3 ，n=4所以码率R=k/n=3/4。
3.3 卷积码的解析表示除上述图解表示方法外，常常还用解析表示方法描述卷积码，即延时算子多项式。
在延时算子多项式表示中，编码器中的移位寄存器与模2加法器的连接关系以及输入、输出序列都表示为延时算子D 的多项式。