§12-3-4
光刻验证及规则检查系 统-SiVLTM
使用光刻验证及光刻规则检查工具 SiVLTM 中的设计 布局规则检查（ LRC ）工具，能够快速准确地保障 亚波长曝光条件下的硅晶圆片实现原始设计布局希 望达到的功能。 SiVL-LRC TM 是保障集成电路顺利完成光刻制程环 节的可制造性设计工具，用于验证亚波长曝光条件 下电路布局在硅晶圆上的虚拟实现。 SiVL-LRC TM 工具的应用起始于读取与电路布局密切相关的数据， 进而在进行光学邻近效应校准的基础之上完成虚拟 光刻。
图12.3 OPC版图校正技术示意
§12-2-4 实现光刻校准的工具软件
Synopsys 公司为实现光刻校准技术研发出两 款 商 用 的 光 刻 校 准 软 件 工 具 ： Progen 和 Proteus 。其中， Progen 为光学邻近效应建 模及光学邻近效应仿真工具。基于Progen 环 境下，用户可以建立用于光刻校准的光学邻 近效应模型，用户则可依据业已建立的虚拟 模型与经验数据相匹配。显然，Progen 所建 立的模型可被Proteus校准引擎调用。
图12.2 新的DFM设计理念及设计流程
§12-1-2
DFM与工艺可变性之间的 关系
集成电路工艺制程本身固有诸多的不稳定因素， 诸如：温度控制上的误差、热加工恒温区内的温 度误差、工艺加工时间的误差、化学试剂的浓度、 掺杂水平的差异，以及晶圆之间、同一晶圆上晶 粒（电路管芯）之间及同一晶粒（电路管芯）内 不同晶体管之间的细微差异都会导致不同的结果。 随着管芯特征尺寸的不断缩小，细小的物理变化 就会导致相当大的电学特性变化。
§12-2-1 光刻技术的现状与发展
光刻技术是集成电路制程技术的“瓶颈”，是微电子 加工、制程技术的核心。自 1973 年世界上第一台光刻 机在荷兰 Philips Inc. （菲利普）诞生，到 1977 年美 国 的 GCA Inc. 率 先 推 出 第 一 台 商 品 化 机 器 Mann48000SW 。此后短短的几十年里，光刻的发展可谓 日新月异，突飞猛进。
图12.1 DFM成为影响管芯良品率的决定性因素
§12-1-1 DFM 技术的实现流程
从事掩模设计工具（后ຫໍສະໝຸດ 设计工具）研究与 开发的专家与学者们认为， DFM 是一个多维 问题，需要二个方面来支撑：一是商业方面， 包括商业模式、销售激励和投资回报率 (ROI) 等等；二是技术层次，包括较高的测试手段： 如曝光孔径NA的测定、圆偏振光测试 (CPLCircularity Polarization Light ) 、先进 的照明技术、光学邻近效应校准技术（OPCOptical Proximity Correction）等等。
§12-2-3 光学邻近效应校准技术
光 学 邻 近 效 应 校 准 技 术 又 被 称 为 OPC （ Optical Proximity Correction ）技 术，事实上，OPC技术的理念提出的较早， 起源于上世纪 70 年代。当时，有专家使 用专用装置，提高晶圆表面的平面图形 转移水平来得到具有更小特征尺寸的电 路布局。OPC技术通过掩膜设计阶段的补 偿，来弥补因光学衍射和光刻胶因素造 成的光刻图形失真。
§12-2-4-2 Proteus-光刻校准工具
Proteus为用于光刻校准的仿真工具。Proteus 能够实现可靠、精确的全晶圆芯片的光学邻近 效应校准，并可以最快的转换速度生成简洁的 输 出 文 件 。 Proteus 要 经 过 四 个 步 骤来 完 成 GDSII或者OASIS（版图设计）文件的处理，他 们分别是：预处理步骤、层次管理步骤、校准 步骤和校准版图的分析及比较。
§12-3-5 虚拟掩模步进曝光模拟Virtual Stepper
Synopsys Inc. 的 Virtual Stepper®工具用于提供提 高光掩模品质的集成化解决方案。 Virtual Stepper 能够将真实缺陷与无害缺陷区分开来，并据此确定掩 模缺陷对光刻的影响程度。 Virtual Stepper 采用由 检验工具生成的光学图像，模拟出可能在晶圆上生成 的刻蚀图形，以此来评估光掩模的实际品质，用来分 析和预测光掩模缺陷对晶圆最终的光刻图形可成像性 所造成的影响。
§12-3-2 掩模综合工具
Synopsys Inc. 提供的掩模综合工具主要有 Proteus 和 iN-Phase。 （1）ProteusTM ProteusTM 综合工具用于建立修正模型、可实现全晶圆 光学邻近效应修正、分析修正与未修正布局方案的功 能强大的设计环境。ProteusTM 具有高级可编程特征及 灵活性，能够使设计人员在该工具环境下达到工艺目 标与约束条件之间的最佳匹配。ProteusTM 的核心修正 引擎引入了高效的层次化管理器及特有的高速仿真算 法。ProteusTM 可在多台计算机之间实现数据的高效并 行处理，以获得可靠、精确的全晶圆芯片的修正和海 量的数据输出文件。
第十二章
可制造性设计理念
引言
我们在第十一章的一开始，就提到可制造性设计DFM （ design-for-manufacturability ）这一概念。并 概述了可制造性设计这一概念的内涵。可制造性设 计（DFM）也被有些专家和学者理解或译为“面向生 产或面向制造的设计”。近年来，又出现了一种 “面向成品率的设计”（ design-for-yield ， DFY ） 的提法，但含义大同小异，其内涵是接近的。本章 教学内容，我们将可制造性设计上升为“理念的高 度”，以更高的起点来认识和剖析可制造性设计理 念所应当涵盖的内容。
§12-3-1 良品率分析工具： PrimeYield
PrimeYield 是实现 65nm 或更小特征尺寸工艺的优品率 设计与分析的套装工具，客观上， PrimeYield 增强了 PrimeTime 静态时序分析工具及 Star-RCXT 参数提取工 具的功能。Prime Yield可有效地整合设计环节与制造 流程，可精确地预测出设计阶段造成的机制（designinduced mechanisms ） 所 形 成 的 制 造 公 差 （ manufacturing tolerance ）。 PrimeYield 可将自动 矫正（automated correction guidance）的信息提供 给上游设计执行工具。
§12－1 纳米级IC可制造性设计理念
当半导体技术进入纳米时代时，硅芯片在制造过程 中的微小差异变得越来越值得注意，尤其是一些关 键性的差异之处已经开始影响良品率的提升。如： 对管芯的漏电流、功耗、散热、电源电压降低、信 号完整性（ SI ： Signal Integrality ）以及子波长 刻蚀等电气及物理效应对芯片性能的影响日益突出， 从而导致纳米级芯片的设计更为复杂和困难，使设 计师无法成功地完成一次性流片并使管芯性能达到 最优。在纳米级管芯的结构设计中，工程师们所面 临的是漏电流难以控制，这样就会增加整体功耗。
§12-3-6
TCAD可制造性设计工具
Synopsys Inc. 最 新 发 布 的 TCAD 工 具 命 名 为 Sentaurus-TCAD 系列（本教程第十一章《现代可制 造性设计》中已对 TCAD 工具中的工艺级仿真及工艺 级可制造性设计工具及其使用进行了较为详细的介 绍）。基于Synopsys Inc.推出的Sentaurus-TCAD系 列化的可制造性设计工具及可制造性设计平台，将 极大规模（ 65 或 45 纳米以下）集成电路制造级可制 造性设计的集成化和一体化优化的水平提高到了极 致。 Sentaurus-TCAD 系列可制造性设计工具堪称第 五代集成电路可制造性设计工具，已初步得到了 IC 制造级可制造性设计业界专家的认可与好评。
§12-3-3
掩模数据准备工具CATSTM
掩模数据准备工具CATSTM可提供光掩模制造 数据处理的全套解决方案。事实上，掩模数 据准备工具CATSTM已成为掩模制造数据处理 的标准。CATSTM作为功能强大的软件包，具 有分布式扩展为多机并行处理的能力，嵌入 直观的图形软件包，支持所有的顶尖掩模制 造需求。
§12-2
提高可制造性优品率的OPC技术
光学邻近效应校准（OPC）技术是用来提升晶圆制程可 制造性优品率的重要技术。 众所周知，光刻是集成电路工艺制程中极为重要的加 工环节，也是影响和制约晶圆、管芯优品率的关键技 术瓶颈。 光刻制程过程中，通过曝光及选择性刻蚀等步骤，将 掩模图形转移到硅晶圆片上。没有光刻技术的进步， 集成电路就不可能从微米进入深亚微米再进入纳米时 代。光刻系统的先进程度及光刻过程的技术含量决定 了光刻水平的高低。
§12-3 Synopsys 可制造性设计解决方案
Synopsys的所有可制造性设计工具软件产品作为将设计 环节与制造环节结合为一体的 DFM （可制造性设计）解 决方案。毫无疑问， DFM （可制造性设计）解决方案加 快了晶圆芯片达到较高优品率的研发速度、缩短了研发 的周期。正是掩膜综合及光学邻近效应校准工具软件的 应用，通过提高光刻刻蚀的图形分辨率及降低掩膜版的 设计与制造成本，使得晶圆芯片优品率得以提高。 Synopsys Inc. 处于业界领先的 CATS 掩膜数据准备工具 已在诸多规模化的晶圆制程线及掩模制造车间得到了实 质性的验证，并通过图形和分布式工艺对掩模级的设计 进行了成功的快速处理。
§12-1-3 DFM工具的发展现状
当代，DFM技术已成为半导体产业中一项至关重要的 技术，是保障半导体产业继续高速、持续发展的重 要技术，DFM技术在半导体业界占有举足轻重的地位。 进入 DFM 技术领域、创建了 DFM 技术平台已成为必须。 为提高可制造性设计的预测水平、控制水平及良品 率的保障，基于DFM技术的不断完善，产生出一系列 设计规则、DFM模型及DFM套件。例如：台联电（UMC） 宣布将针对发展90nm SOC晶圆而推出完整的DFM技术 链组件。此外，以 Synopsys 为主体的 IC 设计工具供 应商已同 TSMC （台积电）合作，在常规设计工具的 设计流程中提供 DFM 工具接口，使 DFM 数据顺利导入 到常规设计流程中。