第三章集成逻辑门电路例题补充第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。

解：74LS 系列与之对应的是T4000系列。

与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。

集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。

限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。

解：由模拟开关的功能知：当A =1时，开关接通。

传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。

而A =0时，开关断开，呈高阻态。

109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。

V V V 020011DDF≈+=DDDD44DD599F210101021010V V V V ≈+≈⨯+=故电路实现了非逻辑功能。

【例2-3】试写出由TTL门构成的逻辑图如图2-3所示的输出F。

&≥1F ≥1AB图2-3 例2-3门电路解：由TTL门输入端悬空逻辑上认为是1可写出【例2-4】试分别写出由TTL门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。

&&B F10kΩ图2-4 例2-4门电路解：由TTL门组成上面逻辑门由于10kΩ大于开门电阻R ON，所以，无论A、B为何值。

由CMOS门组成上面逻辑门由于CMOS无开门电阻和关门电阻之说，所以，。

2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T截止，ν1大于何值时，三极管T饱和。

解：设v BE=0V时，三极管T截止。

T截止V CCv Iv O +10VABAF=++⋅=11≡FABF=时，I B =0。

此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。

此时mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BSB =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。

2-2 一个电路如图2-6所示。

⒈ 已知V CC =6V ，V CES =0.2V ，I CS =10mA ，求集电极电阻R C 的值。

⒉ 已知三极管的β=50、V 高电平V IH =2V ，当电路处于临界饱和时，R b 值应是多少？ 解：⒈Ω=-=-=k I V V R 58.0102.06CS CES CC C⒉ 临界饱和时，I B =I BS 。

mA I 2.050CSBS ===βΩ=-=-=k I V V R 5.62.07.02BS BE I b2-3 在图2-6所示电路中，当电路其他参数不变，仅R b 减小时，三极管的饱和程度是减轻还是加深？仅R C 减小时，三极管的饱和程度是减轻还是加深？解：R b 减少时，I B 增加，在I C 不变的前提下，三极管的饱和程度加深了。

R C 减小时，I CS 增加，在I B 不变的前提下，三极管随着I C 增加，TRCR bV CC v IvO图2-6 三极管电路饱和程度将减轻。

2-4 为什么说TTL与非门输入端在以下三种接法时，在逻辑上都属于输入为0？⒈输入端接地；⒉输入端接低于0.8V的电源；⒊输入端接同类与非门的输入低电平0.4V.解：因为四种系列的TTL与非门的V IL(max)都等于0.8V，所以小于、等于0.8V的输入在逻辑上都为0。

2-5 为什么说TTL与非门输入端在以下三种接法时，在逻辑上都属于输入为1？⒈输入端接同类与非门的输出高电平3.6V;⒉输入端接高于2V电源；⒊输入端悬空。

解：四种系列的TTL与非门的V IH(min)=2V，当v I≥2V时，逻辑上为1。

此时，发射极电流不会从发射极流出。

当输入端悬空时，因没有发射极电流的通路，也不会有发射极电流从发射极流出，与输入端接高电平等效，故TTL门输入端悬空，逻辑上认为是1。

2-6 在挑选TTL门电路时，都希望选用输入低电平电流比较小的与非门，为什么？解：负载门的输入端电流小，驱动门的负载电流才小，才可能带更多的门。

2-7 在实际应用中，为避免外界干扰的影响，有时将与非门多余的输入端与输入信号输入端并联使用，这时对前级和与非门有无影响？解：有影响。

将使前级拉电流负载随并联输入端数成正比例增加。

2-8在用或非门时，对多余输入端的处理方法同与非门的处理方法有什么区别？解：对于或非门，其多余输入端必须接低电平，否则输出端将永远固定为低电平。

而与非门的多余输入端必须接高电平。

2-9异或门能作为非门使用吗？为什么？ 解：异或门可以作为非门使用。

因为根据B A B A B A F +=⊕=，若使A F =，必须一端接A ，另一端接高电平。

此时A A A F =⋅+⋅=112-10 根据图2-7(a )TTL 与非门的电压传输特性、输入特性、输出特性和输入端负载特性，求图中(b )中的v o1~v o7的各个值。

解：已知所求电路、电压传输特性、输入特性、输出特性和输入端负载特性如图2-7所示。

由电压传输特性看出：V OH =3.6V ，V OL =0.2V ；阈值电压V T =1.4V 。

从输入特性看出：I IL ≈1.4mA 。

从输入负载特性看出：R I =1.4k Ω时，V I =1.4V 。

从输出特性看出v O =0.8V 时，I L =20mA ；v O =0.6V 时，I L =15mA 。

据此，可写出：v O1=0.2V ；v O2=3.6V ；v O3=0.2V ；v O4=3.6V ；v O5=3.6V ；v O6；v O7=0.6V （10×1.4=14mA ）。

3.6 0.2 0 v I(V) v O(V)v O(V)i L(mA) 0 0.4 0.20.6 0.8 I(V)i I(mA) -1.41.40 1 2 3v I(V)I (k Ω)1.4(a)TTL 与非门的电压传输特性、输入特性、输出特性和输入端负载特性2-11已知两个相同的TTL 非门连接如图2-8 (a )所示，非门的传输特性曲线如图(b )所示，其图2-7 TTL 与非门的特性及门电路O1 2V & O4 & O5 3.6V300& O23V 0.3V & O3 悬& O6 4V 4.7k & v O73.6V G 1G 2 G 10 & 1 1 1 (b) TTL 与非门的门电路输入电压波形如图(c )所示，试画出 v o1和v o2的波形图，从画出的波形图你能得出什么结论？解：已知所求电路、电压传输特性、和输入电压波形如图2-8所示。

非门的输出电压v O 必须遵循电压传输特性随输入电压v I 变化。

v I ＜1V 时v O =3V ，v I ＞2V 时v O =0.3V ，1V ＜v I ＜2V 期间v O 随v I 线性减少。

据此，画出v I ＜1V 时v O =3V ，v O1和v O2的波形如图2-9所示。

v O(V) I(V) 2 13 0 v O1(V)I(V) 21 3v O2(V) I(V) 213图2-9 题2-11的输出波形图vO2v O1 I(a)电路v I(V) 2 1 3 (b)传输特性 0 Ov I(V) 2 13 (c)输入电压波形 0 图2-8 TTL 与非门电路、传输特性和输入电压波形1 12-12 在图2-10电路中，G 1、G 2是两个集电极开路与非门，每个门在输出低电平时允许灌入的最大电流为I OLmax =16mA ，输入高电平电流I OH <250μA 。

G 3~G 6是四个TTL 与非门，它们的输入低电平电流I IL =1.6mA ，输入高电平电流I IH <5μΑ，计算外接负载电阻为R L 的取值范围，即R Lmax 和R Lmin 之值。

解：7400系列与非门的I IL =1.6mA ，I IH =40μA 。

两个OC 门中只要有一个输出为低电平，线与的结果就为低电平。

此时的低电平不得大于V IL(max)=0.8V 。

故Ω=⨯--=--=k I I V V R ILOL IL CC L 44.06.14168.054(max)(max)min两个OC 门的输出全为1时，线与的结果才为1。

输出高电平不得低于V IH(min)=2V 。

TTL 与非门有一个输入端接高电平就有一个倒置三极管时的I e 电流，为此Ω≈⨯+⨯-=+-=k I I V V R IHOH IH CC L 55.404.0425.022542(max)max故R L 应在0.44～4.55k Ω之间选取某一标称值。

2-13图2-11中的(a )、(b )、(c )三个逻辑电路的功能是否一样，并分别写出F 1、F 2、F 3的逻辑表达式。

1&≥１2C A(b)1&&&1CF 3AB(c)图2-11 门电路逻辑图1&&ACR LV CCBF 1(a)解：根据逻辑门的功能和OC 门线与的特点，可以写出C A AB C A AB F +=⋅=1C A AB F +=2C A AB C A AB F +=⋅=3因为F 1=F 2=F 3，说明三个电路的逻辑功能是一样的。

2-14 写出图2-12中的各逻辑电路的输出F 1、F 2的逻辑表达式。

&&TTL(a)&TTLF 2ABC5k Ω(b)图2-12 TTL 门电路逻辑图1F 1&解：E =0时，AB F =1；E =1时，CD F =1。

将二者合并起来，可写成E CD E ABF ⋅+⋅=1因有5k Ω的存在，所以BC F =2。

2-15用CMOS 实现逻辑表达式B A F +=，并画出电路图。

解：AB B A F =+=即为与非门，参见图2-13。

2-16 写出图2-14中的各个逻辑电路的输出F 1、F 2、F 3的逻辑表达式或真值表。

CF 11A(a)DD ABTGF 2(b)11TGF 3=1(c)图2-14 MOS 门电路逻辑图V DD解：图(a )的C =1时，最上面的PMOS 管和最下面的NMOS 管都导通, A F =1。

C =0时，最上面的PMOS 管和最下面的NMOS 管都不导通，输出F 呈现高阻态。

图(b )的A =1时，传输门导通，MOS 管不导通，B F =2。