2013-9-11 38
2.3
理想本征集成双极晶体管的EM模型
一结两层二极管(单结晶体管)
P-Si
N-Si
I V
I I s 0 (e 1)
V VT
IS0
Dn nP 0 DP Pn 0 热电压. I(mA) Aq( ) Ln LP T=300K,约为26mv
ISO
I I so (e VT 1)
则 I C I B I CEO
当 I C I CEO 时，I C I B
是另一个电流放大系数。同样，它也只与管
13
子的结构尺寸和掺杂浓度有关，与外加电压无关。 2013-9-11 >> 1 。 一般
正向工作区
• 发射结正偏，发射极发射电子，在基区中扩散前 进，大部分被集电极反偏结收集：c I e I cbo I e I ( 接近于1） • 具有电流放大作用： I c I b
IC >> ICBO
则有
I C I E
放大状态下BJT中载流子的传输过程
为电流放大系数。它只与
管子的结构尺寸和掺杂浓度有 关，与外加电压无关。一般 = 0.90.99 。 2013-9-11
12
又：把 IE=IB+ IC 代入 IC= IE+ ICBO 整理得：I C I B 1 I CBO 1 1 设 1 且令 ICEO= (1+ ) ICBO （穿透电流）
双极集成电路等效电路
• 1:衬底选择
确定衬底材料类型 确定衬底材料电阻率
确定衬底材料晶向
E P+
n+
n+-BL
P型硅(p-Si) ρ≈10Ω .cm （111）偏离2~50
B
C S
p
n+
P+
n-epi P-Si
2013-9-11
25
典型PN结隔离双极集成电路中元件的形成过程
• 2:第一次光刻----N+隐埋层扩散孔光刻
V2 VT
V3 VT
E
2013-9-11
理想本征集成双极晶体管的EM模型
45
三结四层结构(多结晶体管)
S
IS
p I3 n I2
IB
V3 IC V2 V1
I1 1 I2 R I 0 3
n+
P+
n-epi
P-Si
34
2013-9-11
典型PN结隔离双极集成电路中元件的形成过程
• 8:铝淀积
35
2013-9-11
典型PN结隔离双极集成电路中元件的形成过程
• 9:第六次光刻----反刻铝
36
2013-9-11
典型PN结隔离双极集成电路中元件的形成过程
A
A’
P+隔离扩散 P基区扩散 N+扩散 接触孔
• 4:第二次光刻----P+隔离扩散孔光刻
E
B
C
S
P+
n-epi
n+
p
n+
P+
Tepiepi T
n+-BL
31
2013-9-11
P-Si P-Si 典型PN结隔离双极集成电路中元件的形成过程
• 5:第三次光刻----P型基区扩散孔光刻
E P+ n+
n+-BL
B
C
S
p
n+
P+
n-epi
P-Si
32
• 理想本征双极晶体管的埃伯斯-莫尔 模型 • 双极集成电路中的有源寄生效应
6
2013-9-11
双极集成电路中元件结构
双极集成电路的基本工艺
7
2013-9-11
2.1双极晶体管的单管结构及工作原理
• 双极器件：两种载流子（电子和空穴）同时参与导电
发 射 极
发射区 N+
发 射 基区 P 结
集 电 结
14
2013-9-11
E N P N
C
B
当发射结正偏（VBE>0)，集电结也正偏（VBC>0)时(但注意，VCE仍
大于0)，为饱和工作区。 1. 发射结正偏，向基区注入电子，集电结也正偏，也向基区注入电 子（远小于发射区注入的电子浓度），基区电荷明显增加（存在 少子存储效应），从发射极到集电极仍存在电子扩散电流，但明 显下降。 2.不再存在象正向工作区一样的电流放大作用，即 I c I b 不再成立。 3. 对应饱和条件的VCE值，称为饱和电压VCES，其值约为0.3V，深 饱和时VCES达0.1～0.2V。
E E P+ n+
B B
C C
S
铝线
S
隐埋层
p
n+-BL
n+
P+
n-epi
P-Si
37
2013-9-11
双极集成电路元件断面图
E
B
C
S
P+
n+
p
n+
P+
n-epi
n+-BL
P-Si
为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; 为了减小集电极串联电阻,饱和压降小，电阻率应取小. TTL电路：0.2Ω .cm 模拟电路：0.5～5Ω .cm
15 2013-9-11
当发射结反偏（VBE<0),集电结也反偏（VBC<0) 时，为截止区。
当VBC>0 ， VBE<0时，为反向工作区。工作原理类似于正向工作区， 但是由于集电区的掺杂浓度低，因此其发射效率低， R 很小（约0.02）。
C
E N P N
B
16 2013-9-11
反向工作区
2.2双极集成晶体管的结构与制造工艺
半导体 集成电路
夏炜炜 扬州大学物理科学与技术学院 E-mail：wwxia@
1. 集成电路的基本概念 2. 半导体集成电路的分类 3. 半导体集成电路的几个重要概念
2
2013-9-11
内容概述
双极型集成电路 集 成 电 路
按器件类型分
BiCMOS集成电路 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） LSI （<104个等效门） VLSI（>104个以上等效门）
n
C端 E端
p
n
B
p
C端
E
B
C
E
B
C
E
N
P
N
C
E
P
N
P
C
19
2013-9-11
B E
B
C
?
N C
E
N
P
C
B
E
C
BE
N+ n
2013-9-11
p
20
3
双极集成电路中元件的隔离
B B C
E
B E
E
B E
C
C
C
n n p
B E C E
n n
B
p
21
2013-9-11
C
B
E
C
B
E
n
n p n p
n
介质隔离 (SiO2)
E
I
E
I1
N
P
N
IC
I2
C
V1
V2
I1 A I2 I2 B I1
V 1 0
NPN管反向运用时 共基极短路电流增 益 IE V 1 0 R IC
V 20
IC IE
V 20
F
2013-9-11
NPN管正向运用时 共基极短路电流增 43 益 理想本征集成双极晶体管的EM模型
E P+ n+
B
C
S P+
p
n+-BL
n+
n-epi P-Si
26 2013-9-11
N+隐埋层
P-Si衬底
典型PN结隔离双极集成电路中元件的形成过程
具体步骤如下： 1．生长二氧化硅（湿法氧化）：
SiO2
Si- 衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
27
2013-9-11
2．隐埋层光刻：
2013-9-11
典型PN结隔离双极集成电路中元件的形成过程
• 6:第四次光刻----N+发射区扩散孔光刻
E P+ n+
n+-BL
B
C
S
p
n+
P+
n-epi
P-Si
33
2013-9-11
典型PN结隔离双极集成电路中元件的形成过程
• 7:第五次光刻----引线孔光刻
E P+ n+
n+-BL
B
C
S
p
涂胶
光源
腌膜对准
曝光
28 2013-9-11
显影
E
B
C
S
刻蚀（等离子体刻蚀）
去胶
n+ n-epi
n+-BL
3．N+掺杂： N+
P+
p
n+
P+
Tepiepi T
P-Si P-Si N+
As掺杂（离子注入）
2013-9-11
去除氧化膜
29
• 3:外延层